• [ CXCL3471BC5 ]

样品申请

目录

1.产品概述       2.产品特点     0g5嘉泰姆

3.应用范围       4.技术规格书下载（PDF文档）0g5嘉泰姆

5.产品封装       6.电路原理图  0g5嘉泰姆

7.相关产品0g5嘉泰姆

   产品概述 返回TOP0g5嘉泰姆

    CXCL3471BC5系列是以高频, 低消耗电流工作,内置分频, 倍频电,路的超小型封装PLL时钟发生器。内置有分频电路, 倍频PLL电路。能够用微调技术从1,3～2047的分频因子(M),以及6～2047的倍频因子(N)中选择任意值。相对于主时钟(fCLKin)的输出频率Q0为:Q0=fCLKin×N//M。输出频率范围为3MHz～30MHz。Q1端的输出可从主时钟, GND, 比较频率/2, PLL输出频率/2中进行选择。对主时钟信号可输入14kHz～35MHz的基准时钟信号。将该主时钟分频,生成比较频率。比较频率范围为12kHz～500kHz。能够通过CE端停止振荡,减少消耗电流。此时,输出处于高阻抗状态。The CXCL3471BC5 series are high frequency, low power consumption PLL clock generator ICs with divider circuit & multiplier PLL circuit. Laser trimming gives the option of being able to select from divider ratios (M) of 1,3 to 2047 and multiplier ratios (N) of 6 to 2047. Output frequency (Q0) is equal to reference oscillation (fCLKin) multiplied by N/M, within a range of 3MHz to 30MHz. Q1 output is selectable from input reference frequency (f0), input reference frequency/2 (f0/2), ground (GND), and comparative frequency (f0/M). Further, comparative frequencies, within a range of 12KHz to 500KHz, can be obtained by dividing the reference oscillatio0g5嘉泰姆

   产品特点 返回TOP0g5嘉泰姆

0g5嘉泰姆

   应用范围 返回TOP0g5嘉泰姆

●Crystal oscillation modules 0g5嘉泰姆

●Personal computers 0g5嘉泰姆

●PDAs 0g5嘉泰姆

●Portable audio systems 0g5嘉泰姆

●Various system clocks0g5嘉泰姆

   技术规格书（产品PDF) 返回TOP 0g5嘉泰姆

     需要详细的PDF规格书请扫一扫微信联系我们，还可以获得免费样品以及技术支持！0g5嘉泰姆

 0g5嘉泰姆

产品封装图 返回TOP0g5嘉泰姆

0g5嘉泰姆

电路原理图 返回TOP0g5嘉泰姆

0g5嘉泰姆

相关芯片选择指南 返回TOP                  更多同类产品......

◀ 上一篇:CXCL3470高频低消耗电流工作的晶振用CMOS集成电路内置晶振电路,分频电路和时钟信号倍频用PLL电路外置晶体振荡器即能够构成稳定的振荡电路通过外部输入基准时钟信号,产生上述的输出频率

返回顶部

下一篇▶:CXCL3471BC7输入端分频比M输出端分频比N的值均在1～256范围内通过激光微调方式自由选择输出时钟(fQ0)的频率等于标准时钟输入频率乘以N/M的比值(即fQ0=fCLKin×N/M)

共有条评论 用户名: 密码: 验证码: 匿名发表