CXSD61175B 6A同步降压转换器
ACOT控制 | 4.5V-18V输入 | 0.6V-6V输出 | 固定500kHz | 效率高达95%

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61175B | 封装：UQFN-12HL（3×3mm FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61175B 是一款简单易用、高性能 6A 同步降压 DC-DC 转换器，采用先进的 ACOT（Advanced Constant On-Time）控制架构，专为工业与商业低压电源系统、计算机外设、FPGA/ASIC负载点调节、网络通信等应用设计。芯片支持 4.5V 至 18V 宽输入电压，输出可调范围为 0.6V 至 6V，可提供高达 6A 的连续输出电流。内部集成 30mΩ 高侧 N-MOSFET 和 15mΩ 低侧 N-MOSFET，配合同步整流技术，效率最高可达 95%。CXSD61175B 采用 UQFN-12HL（3×3mm FC） 封装，内置 0.4ms 软启动，支持可调限流（4A/6A/8A），是高性能、高性价比 6A 电源解决方案的理想选择。

1. 产品概述与市场定位

在工业控制、通信设备、消费电子及便携设备中，6A 级别的低压电源转换需求非常广泛。CXSD61175B 作为一款 6A 同步降压转换器，其核心优势在于 ACOT控制架构 带来的 超快瞬态响应 和 稳定的陶瓷电容兼容性，同时 固定 500kHz 开关频率 和 可调限流（4A/6A/8A） 功能使工程师能够根据负载需求灵活配置，优化系统保护。

芯片的 输入电压范围 4.5V 至 18V 覆盖了从 5V USB 电源、12V 工业总线到 18V 适配器的广泛应用场景，可调输出电压 0.6V 至 6V 则满足从低电压 DSP/FPGA 内核供电（如 0.9V、1.0V、1.2V）到 3.3V/5V 系统总线供电的全面需求。内部集成的 30mΩ 高侧 MOSFET 和 15mΩ 低侧 MOSFET 在 6A 满载条件下保持了优异的效率表现，同时显著降低了温升。CXSD61175B 采用 UQFN-12HL（3×3mm FC） 封装，内置 0.4ms 软启动，配合全陶瓷电容设计，极大简化了 PCB 布局并节省了 BOM 成本，是高性能、高性价比 6A 电源解决方案的理想选择。

2. 主要特点与技术亮点

• ACOT控制架构：基于恒定导通时间的先进控制技术，通过内部虚拟电感电流斜坡补偿，实现了对低ESR陶瓷电容的稳定支持，同时提供近乎瞬时的负载瞬态响应。内置频率锁定环路，确保开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定（500kHz）。
• 高效同步整流：内置 30mΩ 高侧 N-MOSFET 和 15mΩ 低侧 N-MOSFET，配合同步整流技术，在 6A 满载条件下效率高达 95%，显著降低系统温升。
• 可调电流限制：通过 ILMT 引脚可配置 4A、6A 或 8A 的谷值限流阈值，适应不同负载需求，优化过流保护点。
• 高精度基准电压：0.6V ±1% 的精密基准电压，配合 1% 反馈电阻，可实现高精度的输出电压调节。
• 内置软启动：典型 0.4ms 内部软启动，有效抑制启动浪涌电流，支持预偏置输出启动。
• 逐周期电流限制：采用"谷值"电流检测模式，通过测量低侧 MOSFET 的导通压降实现精确限流，加入温度补偿提高精度，有效防止输出短路或过载时的器件损坏。
• 输出欠压保护（UVP）：当输出电压降至设定值的 60% 以下时触发，芯片进入打嗝模式，自动尝试恢复，故障解除后自动恢复正常工作。
• 输出过压保护（OVP）：当输出电压超过设定值的 120% 时触发保护，芯片停止开关，故障解除后自动恢复。
• 输入欠压锁定（UVLO）：监测输入电压，确保在内部 MOSFET 完全增强后才允许开关动作，防止欠压状态下的异常工作。
• 热关断保护（OTP）：结温超过 150°C 时锁存关断，需通过 EN 或 VIN 重新上电复位，确保器件在极端热条件下的安全。
• Power Good 指示：开漏输出 PGOOD 引脚，当输出电压达到设定值的 90% 以上时输出高阻态，否则拉低，方便系统进行电源时序管理。
• VCC 旁路功能：当 BYP 引脚电压高于 4.7V 时，内部开关将 VCC 连接至 BYP 引脚并关闭内部 LDO，降低功耗，提高效率。

3. 典型应用电路与引脚封装

CXSD61175B 的典型应用电路十分简洁：输入电容（2×10μF 陶瓷电容），输出电容（根据输出电压和纹波要求选择 22μF 至 88μF 陶瓷电容），功率电感（1μH 至 3.3μH 根据输出电流和电压选择），反馈电阻分压网络（R1/R2 设定输出电压），ILMT 引脚配置限流阈值（接地/浮空/接高分别对应 4A/6A/8A），EN 引脚控制使能，BYP 引脚可外接电源实现 VCC 旁路提高效率。

图1. 典型应用电路（CXSD61175B 同步降压转换器）

图2. 引脚封装图（UQFN-12HL 3×3mm FC）

引脚功能：1-BOOT，2-LX，3-NC，4-PGND，5-VIN，6-EN，7-PGOOD，8-AGND，9-VCC，10-FB，11-BYP，12-ILMT，底部散热焊盘。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61175B 采用嘉泰姆电子先进的 ACOT（Advanced Constant On-Time）控制架构，这是对传统恒定导通时间（COT）控制技术的重大改进。传统 COT 控制存在开关频率随输入/输出电压变化、对输出电容 ESR 敏感等局限性。ACOT 架构通过以下创新解决了这些问题：

• 频率锁定环路：芯片内部实时测量实际开关频率，并与目标频率（500kHz）比较，通过反馈环路动态调整导通时间，使平均开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定。这一机制有效抑制了因 MOSFET 导通压降、电感 DCR 以及死区时间等因素引起的频率漂移。
• 虚拟电感电流斜坡：为支持低 ESR 陶瓷输出电容，ACOT 架构在芯片内部生成虚拟电感电流斜坡信号，替代了传统 COT 控制依赖的输出电容 ESR 斜坡。该内部斜坡与优化的补偿网络相结合，确保了使用全陶瓷电容时的环路稳定性，无需任何外部补偿元件。
• 最小关断时间：每次导通脉冲结束后，芯片强制插入一段最小关断时间（典型值 400ns），避免了在开关节点电压振铃期间进行噪声敏感的比较决策，提高了系统抗噪性，尤其适用于低占空比和 PCB 布局受限的应用。

5.2 轻载工作模式（Forced PWM）

CXSD61175B 采用 强制 PWM（Forced PWM） 工作模式，在整个负载范围内保持连续开关，即使轻载时也不进入跳周期模式。这种设计有助于满足对输出电压调节精度要求严格的应用，同时避免了跳周期模式可能引起的音频噪声问题。

5.3 软启动与预偏置启动

芯片内置 0.4ms 软启动 功能，用于抑制启动浪涌电流。在启动过程中，内部参考电压缓慢上升，输出电压平滑建立。芯片支持 预偏置输出启动：即使在启动前输出端已存在一定电压，芯片也能平滑接管，不会产生反向电流或电压跌落。

5.4 可调逐周期电流限制

CXSD61175B 采用 谷值电流检测 方式实现逐周期限流，并通过 ILMT 引脚配置限流阈值（4A、6A 或 8A）。在低侧 MOSFET 导通期间（即电感电流下降阶段），芯片通过测量低侧 MOSFET 的漏源电压（V_DS）来监测电感电流，并加入温度补偿以提高精度。当电感电流下降至谷值电流限制阈值以下时，才允许下一个导通脉冲触发。这种"谷值"限流机制有效防止了平均输出电流大幅超过限流值，在输出短路或过载条件下提供了可靠的保护。

5.5 输出欠压保护（UVP）与打嗝模式

当 FB 电压降至参考电压的 60% 以下且持续超过 20μs（典型值）时，芯片触发 UVP。芯片进入 打嗝模式（Hiccup Mode）：停止开关动作，周期性尝试重新启动。若故障解除，芯片恢复正常工作；若故障依旧，则再次进入 UVP 保护。这种自动恢复机制适用于需要高可靠性的无人值守系统。

5.6 输出过压保护（OVP）与自动恢复

当 FB 电压超过参考电压的 120% 且持续超过 20μs（典型值）时，芯片触发 OVP。芯片停止开关动作，故障解除后 自动恢复，无需人工干预。

5.7 输入欠压锁定（UVLO）与 VCC 稳压器

芯片内部 LDO 从 VIN 产生 5V VCC 电源，供内部控制电路和 MOSFET 栅极驱动器使用。UVLO 功能监测输入电压，当 VIN 低于 UVLO 下降阈值时，芯片停止开关动作；当 VIN 恢复至上升阈值以上时，芯片重新启动。VCC 引脚外接 1μF 陶瓷电容进行去耦，确保栅极驱动器的瞬态电流供应。

5.8 VCC 旁路功能

CXSD61175B 提供 VCC 旁路功能：当 BYP 引脚电压高于 4.7V 时，内部开关将 VCC 连接至 BYP 引脚，同时关闭内部 LDO。这允许使用外部 5V 电源为 VCC 供电，降低内部 LDO 的功耗，提高整体效率。当 BYP 引脚不使用时，应将其接地。

5.9 热关断保护（OTP）

芯片采用 锁存模式 的热保护：当结温超过 150°C 时，开关动作停止，芯片进入锁存状态。要恢复工作，需通过 EN 引脚复位或重新上电 VIN。这种锁存模式确保了故障状态下的系统安全，避免热关断后自动重启可能导致的反复热冲击。

5.10 使能（EN）与关断

EN 引脚控制芯片的使能和关断：拉高（>0.8V）使能芯片，拉低（<0.4V）进入关断模式（<5μA）。EN 引脚不应悬空。

6. 基于 CXSD61175B 的工业 FPGA 电源设计实例

设计目标：一款工业 FPGA 控制板，需要为 FPGA 内核提供 1.0V/4A 供电，为 I/O 提供 3.3V/1A 供电。输入为 12V 工业总线，要求高效率、小体积、全陶瓷电容方案，限流设为 6A。

• 系统配置：选用 CXSD61175B 作为 1.0V/4A 内核电源，输入 12V，输出 1.0V，开关频率 500kHz。功率电感选用 1.5μH（饱和电流 >8A），输入电容 2×10μF/25V X7R 陶瓷电容，输出电容 2×22μF/6.3V X7R 陶瓷电容（总容量 44μF）。反馈电阻 R1=13.3kΩ，R2=20kΩ（VOUT=0.6×(1+13.3/20)=1.0V）。ILMT 引脚浮空（限流 6A）。
• 参数设置：EN 引脚通过 100kΩ 电阻上拉至 12V 实现自动启动，PGOOD 输出接入系统复位管理芯片。VCC 引脚外接 1μF 陶瓷电容，BOOT 引脚外接 0.1μF 自举电容。BYP 引脚接地（不使用旁路功能）。
• 效率表现：在 12V 输入、1.0V/4A 输出条件下，典型效率可达 87% 以上（得益于 15mΩ 低侧 MOSFET 和同步整流技术），满载功耗约 0.6W，温升控制在 25°C 以内（θ_JA=38.4°C/W，T_A=25°C 时最大功耗 2.6W）。
• 瞬态响应：ACOT 控制架构提供快速负载瞬态响应，在 0.1A 至 6A 负载阶跃下，输出电压跌落小于 50mV，恢复时间小于 50μs，满足 FPGA 对内核供电的严苛要求。
• 保护机制：输出短路时，逐周期限流将电流限制在 6A 谷值，同时 UVP（60% VREF）在 20μs 后触发，芯片进入打嗝重启循环，短路解除后自动恢复正常，无需人工干预。

7. PCB 布局建议

• 功率回路最小化：将输入电容（C_IN）、高侧 MOSFET（内部）、低侧 MOSFET（内部）和电感构成的功率回路尽可能紧凑，减小寄生电感。VIN 引脚和 PGND 引脚之间的高频旁路电容应紧靠芯片放置。
• 输入电容布局：2×10μF 陶瓷输入电容应靠近 VIN 和 PGND 引脚放置，以提供低阻抗的交流电流路径。电容的 GND 端应直接连接到芯片的 PGND 焊盘区域。
• LX 节点处理：LX 节点为高频电压跳变节点，应保持尽可能小的铜箔面积，以降低 EMI 辐射。同时，LX 节点应远离敏感的模拟信号（如 FB、PGOOD、BYP、ILMT 等）。
• 反馈网络布局：反馈电阻分压器（R1/R2）应紧靠 FB 引脚放置，且走线应远离 LX 节点和电感。反馈信号应从输出电容之后取点，以确保采样到真实的输出电压。建议在 R1 上并联前馈电容（C_FF）以优化瞬态响应。
• 自举电容布局：BOOT 引脚与 LX 引脚之间的自举电容（0.1μF）应尽可能靠近芯片放置，走线短而宽，确保高侧 MOSFET 驱动电压的稳定性。
• VCC 电容：VCC 引脚外接的 1μF 陶瓷电容应靠近芯片放置，为内部 LDO 提供稳定的去耦。
• ILMT 引脚：ILMT 引脚配置限流阈值，走线应尽量短，避免引入额外的寄生电容和噪声。
• 地线分割：建议将模拟地（AGND）和功率地（PGND）分开布线，在芯片的裸露焊盘（Exposed Pad）处单点连接。所有小信号参考地应连接到 AGND，以减少功率回路的噪声耦合。
• 散热设计：芯片的裸露焊盘（Exposed Pad）必须牢固焊接至 PCB 的大面积地平面，并通过多个导热过孔连接至内层和底层地平面，以优化热耗散。根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA，在 T_A=25°C 时最大功耗约 2.6W（θ_JA=38.4°C/W）。
• 输出电容布局：输出电容应靠近电感输出端放置，以最小化输出纹波。多个陶瓷电容并联时，应均匀分布以降低 ESL 和 ESR。

8. 订购信息与技术支持

CXSD61175B 采用 UQFN-12HL（3×3mm FC） 封装，无铅、RoHS 合规。芯片提供可调限流（4A/6A/8A）功能，用户可根据负载需求通过 ILMT 引脚灵活配置。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。