CXLD64410A / CXLD64410B 3A超低压差线性稳压器
0.8-5.5V输入 | 可调输出 | 180mV压降@3A | PG指示 | WDFN-10L

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXLD64410A / CXLD64410B | 封装：WDFN-10L（3×3mm）

嘉泰姆电子（JTM-IC）推出的 CXLD64410A 和 CXLD64410B 是超低压差线性稳压器，能够从低至 0.8V 的输入电压工作，并提供高达 3A 的输出电流。两款型号的输出电压均可调，其中 CXLD64410A 的反馈基准为 0.8V（输出范围0.8V~3.6V），CXLD64410B 的反馈基准为 0.6V（输出范围0.6V~3.6V）。VBIAS 供电电压范围为 2.7V~5.5V，在输出电压非常接近输入电压时仍能提供高效率调节。

芯片集成 EN 和 PG 引脚，不仅支持系统时序控制，还可指示输出电压状态。内置 反向电流保护，防止输入快速掉电时芯片损坏；同时集成 输入欠压锁定（UVLO）、过流保护（OCP） 和 过温保护（OTP），确保故障条件下的安全运行。CXLD64410A/B 采用 WDFN-10L（3×3mm） 封装，具有高导热性，工作结温范围 -40°C 至 +125°C，是台式机/笔记本、显卡、网络设备及 SMPS 后级稳压等应用的理想选择。

1. 产品概述与市场定位

在台式机/笔记本、显卡、网络存储及 SMPS 后级稳压应用中，需要为大电流负载（如 FPGA、ASIC、DSP、GPU 核心）提供低电压、大电流、高精度的电源。传统 LDO 难以兼顾低压差和高效率，而 DC-DC 转换器虽然效率高但存在纹波和体积问题。CXLD64410A/B 作为一款 3A 超低压差线性稳压器，其核心优势在于 极低的输入电压能力和超低压差——输入电压可低至 0.8V，压降仅 180mV@3A，允许在非常接近输出电压的电源轨上工作，显著降低功率损耗，同时提供纯净的低噪声输出，非常适合对噪声敏感的后级稳压应用。

芯片的 VBIAS 辅助供电 设计使其在 VIN 很低时仍能提供足够的栅极驱动，确保低压差性能。 PG（Power Good） 引脚便于系统时序控制， 反向电流保护 和 输出放电 功能增强了系统可靠性。 两种反馈基准版本（0.8V 和 0.6V）覆盖不同输出电压需求。CXLD64410A/B 采用 WDFN-10L（3×3mm） 紧凑封装，是大电流、高精度、小尺寸电源管理方案的理想选择。

2. 主要特点与技术亮点

• 3A输出能力：支持高达3A连续输出电流，满足高功耗处理器、FPGA、ASIC等负载需求。
• 超低输入电压（0.8V~5.5V）：可直接从低压电源轨取电，适用于后级稳压。
• 超低压差：在3A负载下典型压降仅180mV（VBIAS=5V），允许高效率运行。
• 双反馈基准版本：CXLD64410A基准0.8V，输出范围0.8~3.6V；CXLD64410B基准0.6V，输出范围0.6~3.6V，覆盖不同电压需求。
• VBIAS辅助供电：2.7V~5.5V辅助电源为内部电路供电，实现超低压差。
• PG（Power Good）指示：开漏输出，当输出电压正常时拉高，便于系统时序控制。
• 反向电流保护：防止VOUT高于VIN时电流倒灌，无需外部肖特基二极管。
• 输出主动放电：关断时通过内部90Ω电阻快速泄放输出电容电荷。
• 稳定于任何输出电容≥2.2μF：兼容各种类型电容，设计灵活。
• 完善保护：输入欠压锁定（UVLO）、过流保护（OCP）、过温保护（OTP，140°C触发）。
• WDFN-10L（3×3mm）封装：高导热性，适合紧凑型设计。

3. 典型应用电路

CXLD64410A/B 的典型应用电路包括：输入电容（CIN，≥1μF陶瓷），输出电容（COUT，≥2.2μF陶瓷），VBIAS旁路电容（CBIAS，≥0.1μF），反馈电阻分压（R1/R2）设定输出电压，EN引脚接使能信号，PG引脚通过上拉电阻接VBIAS或外部电源。VIN接输入电源（0.8V~5.5V），VOUT输出可调电压，FB为反馈输入端。

图1. 典型应用电路（可调输出LDO）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 输出电压设定

通过外部反馈电阻分压设定输出电压。CXLD64410A的FB基准电压为 0.8V，CXLD64410B为 0.6V。输出电压计算公式：
VOUT = VREF × (1 + R1/R2)
建议R2 ≤ 4.99kΩ 以保证精度。R1连接VOUT至FB，R2连接FB至GND。例如，使用CXLD64410A（VREF=0.8V）输出1.8V，取R2=4.99kΩ，则R1 = (1.8/0.8 - 1)×4.99k = 6.24kΩ。

5.2 VIN和VBIAS供电

VBIAS为内部参考和LDO电路供电，而所有输出电流直接来自VIN，实现高效率调节。当VBIAS高于VOUT约3.25V时，可获得最佳低压差性能（180mV@3A）。若没有辅助偏置电压或不需要低压差，可将VBIAS与VIN连接（需确保VBIAS≥2.7V），此时需注意功耗和散热。

5.3 使能与PG指示

EN引脚高电平（>1.1V）使能，低电平（<0.7V）关断。PG（Power Good）为开漏输出，当输出电压高于设定值约90%时，PG输出高阻（需外接上拉电阻）；当VOUT低于约80%或发生故障时，PG拉低。PG可用于系统时序控制。

5.4 保护机制

• UVLO：VIN和VBIAS均有欠压锁定，任一低于下降阈值时关断输出。
• OCP：连续监测输出电流，过载时限制电流，防止损坏。
• OTP：结温超过140°C时关断，温度下降20°C后自动恢复。
• 反向电流保护：防止VOUT>VIN时电流倒灌。
• 输出放电：关断时内部90Ω电阻快速泄放输出电容电荷。

6. 基于 CXLD64410A 的显卡核心电源设计实例

设计目标：一款高性能显卡，GPU核心需要1.2V/2.5A供电，输入来自SMPS输出的1.5V电源轨（VIN=1.5V），要求低噪声、高精度、快速瞬态响应。

• 型号选择：选用 CXLD64410B（VREF=0.6V），输出1.2V。反馈电阻R2=4.99kΩ，R1 = (1.2/0.6 - 1)×4.99k = 4.99kΩ。
• 供电配置：VIN=1.5V（满足VIN≥VOUT+0.3V），VBIAS=5V（来自系统5V辅助电源），确保低压差性能。
• 电容选择：CIN=10μF陶瓷，COUT=10μF陶瓷（有效容量≥2.2μF），CBIAS=0.1μF。可加前馈电容CFF=100pF改善瞬态。
• PG使用：PG通过10kΩ上拉至VBIAS，连接至系统MCU，用于时序控制。
• 热设计：功耗PD=(1.5-1.2)V×2.5A=0.75W。θJA(EVB)=41.5°C/W，温升≈31°C，在85°C环境温度下结温≈116°C，安全。
• PCB布局：输入/输出电容靠近引脚，FB分压电阻靠近FB，Exposed Pad大面积接地散热。

7. PCB 布局建议

• 输入/输出电容就近放置：CIN（≥1μF）和COUT（≥2.2μF）应尽可能靠近VIN/VOUT和GND引脚，减小寄生电感。
• VBIAS旁路电容：CBIAS（≥0.1μF）靠近VBIAS引脚，滤除高频噪声。
• 反馈分压电阻靠近FB：R1/R2紧靠FB引脚，FB走线尽量短，避免噪声耦合。
• PG上拉电阻：PG通过上拉电阻接VBIAS或外部电源，走线可稍长。
• 地线设计：Exposed Pad必须焊接至大面积地平面，通过过孔连接内层地，以增强散热和降低地阻抗。
• 功率走线：VIN、VOUT和GND为大电流路径，走线应宽短，减小压降。
• 散热考虑：WDFN-10L封装θJA(EVB)=41.5°C/W，最大功耗2.41W（TA=25°C）。在大电流应用中，确保足够的铜箔面积和散热过孔，使结温不超过125°C。

8. 引脚封装图与订购信息

CXLD64410A（基准0.8V）和CXLD64410B（基准0.6V）均采用 WDFN-10L（3×3mm） 封装，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。