CXLE88190 48通道高精度电流沉LED驱动器
局部调光 | 12位PWM | SPI接口 | 动态头room控制（DHC） | WQFN-72L

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXLE88190 | 封装：WQFN-72L（8×8mm）

嘉泰姆电子（JTM-IC）推出的 CXLE88190 是一款48通道高精度电流沉LED驱动器，专为LCD电视、显示器等大尺寸背光的局部调光（Local Dimming）应用设计。芯片集成 48路独立恒流沉，每路电流可通过8位IDAC全局设定（5mA~60mA），并支持48路独立的8位DAC进行逐通道微调，实现高动态范围（HDR）显示。每个通道内置 12位PWM发生器，支持独立的PWM占空比、周期和延时控制，可实现1D/2D/3D调光，并自动与VSYNC同步。芯片提供 动态头room控制（DHC） 功能，可生成反馈信号给DC-DC控制器，自动优化LED供电电压，显著提升系统效率。CXLE88190 支持 SPI串行接口（最高25MHz），兼容菊花链级联，方便多芯片系统扩展。集成 LED开路/短路检测、UVLO、过温保护 等完善保护机制，采用 WQFN-72L（8×8mm） 封装，是高性能大尺寸LCD背光局部调光方案的理想选择。

1. 产品概述与市场定位

在大尺寸LCD电视和高端显示器中，局部调光（Local Dimming）技术是实现高对比度、高动态范围（HDR）显示的关键。该技术需要独立控制背光模组中大量LED灯珠（通常数百至数千颗）的亮度，要求驱动器具备多通道、高精度、高灵活性和高速通信能力。CXLE88190 作为一款 48通道电流沉LED驱动器，其核心优势在于 高度集成与灵活性——单芯片集成48路独立恒流源和PWM发生器，每路均可独立编程，配合SPI高速串行接口和菊花链级联，可轻松扩展至数百通道，满足大尺寸面板的背光分区需求。

芯片的 12位PWM控制 提供精细的亮度调节（4096级），同时支持独立的PWM周期和相位延迟，可有效抑制多通道同时开关引起的电流尖峰和EMI问题。 动态头room控制（DHC） 通过监测所有通道的压降，产生反馈信号调节外部DC-DC升压器的输出电压，使LED供电电压始终略高于所需最大值，从而显著降低功耗和发热。CXLE88190 采用 WQFN-72L（8×8mm） 封装，是高性价比、高集成度的局部调光背光驱动方案，适用于55英寸及以上大尺寸LCD电视、专业显示器、医疗显示屏等应用。

2. 主要特点与技术亮点

• 48路独立恒流沉：每通道电流可独立编程，全局IDAC设定峰值（8位，5mA~60mA），逐通道DAC进行微调（8位），实现高精度电流匹配（±2%）。
• 12位PWM发生器：每通道独立PWM，占空比分辨率12位（4096步），PWM周期和延时均可编程，支持VSYNC自动同步，避免画面撕裂。
• 灵活调光模式：支持PWM模式（扫描/非扫描）、直接PWM模式、DC模式，适用于不同背光架构。
• 动态头room控制（DHC）：实时监测所有LED通道的压降，输出反馈信号（如FB或COMP）给外部DC-DC控制器，动态调节输出电压，使通道压降维持在最低水平（典型400mV@60mA），显著降低功率损耗。
• 高速SPI接口：最高25MHz时钟，支持多芯片菊花链级联，简化系统布线，适用于大规模背光模组。
• LED故障检测：每通道独立检测LED开路（电压<阈值）和短路（电压>阈值），故障时FLT引脚拉低，并自动关闭故障通道，保护系统安全。
• 斜率控制：LED电流上升和下降沿斜率可编程，减少开关噪声和EMI辐射。
• 宽工作范围：支持5mA至60mA宽电流范围，低至400mV压降（@60mA），适配多种LED规格。
• 低功耗待机：UVLO和热关断保护，确保芯片在异常条件下安全运行。

3. 典型应用电路

CXLE88190 的典型应用电路包括：SPI接口（SCLK、SDI、SDO、CSB）连接主控MCU或FPGA，VLED供电（由外部DC-DC升压提供），48路LED阴极分别连接至OUT0~OUT47引脚，阳极共接至VLED。DHC反馈引脚（如FB或COMP）连接至DC-DC控制器的反馈输入端，形成闭环调节。输入电容和去耦电容靠近VDD和GND引脚放置。FLT引脚通过上拉电阻接至逻辑电源，用于故障指示。

图1. 典型应用电路（48通道局部调光背光驱动）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 电流设定与调光架构

CXLE88190 采用 全局IDAC + 逐通道DAC 的双层电流架构。全局8位IDAC（寄存器0x561[7:0]）设定所有通道的峰值电流基准（5mA~60mA），而每个通道独立的8位DAC可在全局基准的基础上进行 ±50% 范围的微调，用于补偿LED差异或实现局部亮度增强（HDR模式）。最终通道电流 = 全局基准 × (DAC/256) 系数。这种架构既保证了整体亮度一致性，又提供了逐点精细调节能力。

每通道的 12位PWM发生器 独立控制LED的导通时间，实现亮度调节。PWM周期、占空比和相位延迟均可通过SPI写入寄存器。芯片支持 VSYNC同步，可自动与面板帧率对齐，避免画面撕裂。PWM频率可在0.1kHz~30kHz范围内编程，适应不同背光模组的响应特性。

5.2 动态头room控制（DHC）

DHC是CXLE88190的核心功能之一。芯片实时监测48个通道的压降（即VLED与OUT引脚电压之差），并找出其中的 最小值（即压降最大的通道）。该最小值与内部设定的目标压降（通常为400mV）进行比较，通过DHC反馈引脚（如FB）输出一个误差信号给外部DC-DC控制器。DC-DC据此调整VLED电压，使得最小压降始终保持在目标值附近。这样既能保证所有LED通道正常工作，又避免VLED过高造成不必要的功耗。DHC功能可显著降低背光功耗（尤其在低亮度场景下），提升系统能效。

5.3 灵活的调光模式

芯片支持多种调光模式，以适应不同的系统需求：

• PWM模式（扫描型）：适用于逐行扫描的背光架构，PWM信号与扫描时序同步，可减少动态伪影。
• PWM模式（非扫描型）：所有通道独立PWM，无时序约束，适用于全局调光。
• 直接PWM模式：PWM占空比直接由外部SPI写入，无内部延迟，响应最快。
• DC模式：恒流模式，PWM占空比固定为100%，适用于不需要PWM调光的场景（如静态背光）。

此外，芯片支持 1D/2D/3D调光：1D为所有通道统一亮度；2D为行/列方向独立控制；3D为每通道独立控制，实现精细分区调光。

5.4 SPI接口与菊花链

CXLE88190 的SPI接口支持 最高25MHz 时钟速率，采用标准四线制（SCLK、SDI、SDO、CSB）。多芯片可通过 菊花链 方式级联：主控的SDO连接下一芯片的SDI，形成一条数据链，所有芯片共享SCLK和CSB，可大幅减少布线复杂度。芯片内部具有寄存器地址自动递增功能，支持连续读写，提高数据传输效率。

5.5 保护机制

• LED开路检测：当某通道OUT引脚电压低于开路阈值（典型0.5V）时，判定为LED开路，该通道自动关闭，FLT引脚拉低。
• LED短路检测：当OUT引脚电压高于短路阈值（典型5.0V）时，判定为LED短路，通道关闭，FLT拉低。
• UVLO：VDD低于2.7V时芯片复位，防止逻辑混乱。
• OTP：结温超过150°C时关闭所有输出，温度下降20°C后自动恢复。
• 斜率控制：可编程电流上升/下降斜率，降低开关瞬态噪声，改善EMI。

6. 基于 CXLE88190 的65英寸电视局部调光设计实例

设计目标：一台65英寸4K LCD电视，采用直下式背光，共576个分区（24×24），每个分区含一颗LED（或两颗并联），需要驱动576颗LED，峰值电流30mA，VLED电压约35V（每颗LED 3.3V × 10串）。

• 系统配置：使用12片 CXLE88190（每片48通道，12×48=576通道）。所有芯片通过SPI菊花链级联，主控MCU通过SPI控制所有芯片。外部DC-DC升压提供VLED，DHC反馈信号连接至DC-DC的FB引脚，实现动态调压。
• 电流设置：全局IDAC设为30mA（寄存器0x561），逐通道DAC根据LED差异微调（±10%范围），确保所有通道亮度一致。
• PWM配置：每通道PWM占空比由图像处理器计算后通过SPI更新，PWM频率设为1kHz，与VSYNC同步（60Hz），避免闪烁和撕裂。
• DHC设置：目标压降设为400mV，DHC反馈环路自动调整VLED，典型值约为LED正向压降 + 400mV。在低亮度场景下，VLED可降低至更低值，显著节省功耗。
• 故障处理：FLT引脚连接至MCU中断，一旦拉低，MCU读取故障寄存器确定具体通道，进行故障记录或关闭相应分区。
• PCB布局：大电流VLED走线宽短，每个芯片的去耦电容靠近VDD和GND，SPI信号线等长且远离功率走线，以减小噪声。

7. PCB 布局建议

• 功率走线：VLED和OUT0~OUT47为高电流路径（每通道最大60mA，48通道总电流可达2.88A），走线应尽量宽短，以减小压降和发热。建议VLED走线宽度≥2mm，OUT走线≥0.5mm。
• 去耦电容：VDD引脚需放置0.1μF和10μF陶瓷电容，尽量靠近芯片；VLED引脚也需放置10μF~47μF电容（视负载而定），靠近芯片放置。
• SPI信号：SCLK、SDI、SDO、CSB为高速数字信号，应保持走线短且等长，避免过孔和分支，以减少信号反射。建议走线阻抗控制在50Ω左右，必要时可串联22Ω~47Ω电阻抑制振铃。
• DHC反馈：DHC反馈信号（如FB）为模拟信号，应远离数字噪声源（如SPI和PWM走线），并采用地线屏蔽。
• 地线设计：芯片底部Exposed Pad必须焊接至大面积地平面，并通过多个过孔连接至内层地，以增强散热和降低地阻抗。模拟地和数字地应单点连接，避免地回路耦合噪声。
• 散热：WQFN-72L封装θJA约22°C/W，最大功耗约4.5W，需确保良好的散热设计。在PCB上为Exposed Pad提供充足的铜箔面积，并增加散热过孔，必要时可添加散热器。

8. 引脚封装图与订购信息

CXLE88190 采用 WQFN-72L（8×8mm） 封装，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。