CXSD61237A DDR内存电源完整解决方案
12A VDDQ降压转换器 + 1.5A VTT源/吸电流LDO | 4.5V-23V输入

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61237A | 封装：UQFN-18L 3×4mm (FC)

嘉泰姆电子（JTM-IC）推出的 CXSD61237A 是一款专为DDR3/DDR3L/LPDDR3/DDR4内存系统设计的完整电源解决方案，集成了一个采用 ACOT（Advanced Constant On-Time）控制架构 的同步降压转换器（VDDQ）和一个 1.5A源/吸电流跟踪线性稳压器（VTT）。该芯片支持 4.5V至23V 的宽输入电压范围，VDDQ输出电压可在 0.6V至1.5V 范围内灵活调节，完美支持1.5V（DDR3）、1.35V（DDR3L）、1.2V（LPDDR3/DDR4）等多种内存标准。

VDDQ降压转换器内置了 17mΩ 高侧 MOSFET 和 4.5mΩ 低侧 MOSFET，可连续输出高达 12A 的电流，ACOT控制架构提供超快瞬态响应并支持所有陶瓷输出电容，无需外部补偿网络。VTT LDO具备 1.5A源/吸电流 能力，仅需 10μF 陶瓷输出电容即可保持快速瞬态响应，精度高达 ±20mV。芯片支持完整的休眠状态控制：S3状态下VTT进入高阻态，S4/S5状态下VDDQ和VTT通过跟踪放电模式软关断。芯片还集成了 可调谷值电流限制、PGOOD指示、OVP/UVP/OCP/OTP 等全面保护功能，采用 UQFN-18L 3×4mm（FC） 封装，是笔记本电脑DDR内存供电的理想选择。

1. 产品概述与市场定位

在笔记本电脑、服务器等DDR内存供电应用中，电源方案需要同时提供VDDQ核心电压和VTT终端电压，并满足严格的电压精度、瞬态响应和休眠管理要求。CXSD61237A作为一款 DDR内存电源完整解决方案，集成了 12A降压转换器（VDDQ） 和 1.5A源/吸电流LDO（VTT），为DDR3/DDR3L/LPDDR3/DDR4内存系统提供了高效、紧凑的单芯片电源方案。芯片支持 4.5V至23V 的宽输入电压范围，VDDQ输出电压可在 0.6V至1.5V 范围内灵活调节，完美兼容1.5V、1.35V和1.2V等多种内存电压标准。

VDDQ降压转换器采用 ACOT控制架构，这是其核心技术优势之一。与传统COT控制相比，ACOT架构通过测量实际开关频率并调整导通时间，以保持平均开关频率在目标范围内，从而克服了MOSFET和电感压降对频率的影响。芯片内部生成 虚拟电感电流斜坡信号，使得芯片能够与 MLCC陶瓷电容 稳定配合，无需外部补偿网络。VDDQ转换器的固定开关频率为 500kHz，内置的 17mΩ/4.5mΩ MOSFET 提供了极高的效率。

VTT LDO具备 1.5A源/吸电流 能力，仅需 10μF 陶瓷输出电容即可保持快速瞬态响应，精度高达 ±20mV。芯片支持完整的休眠状态控制：通过S3和S5引脚实现S0（全开）、S3（VTT高阻）、S4/S5（VDDQ和VTT跟踪放电软关断）状态切换，完美符合DDR内存电源管理规范。

2. 主要特点与技术亮点

• 集成VDDQ降压转换器：12A输出电流，17mΩ高侧/4.5mΩ低侧MOSFET，ACOT控制架构，支持所有陶瓷输出电容。
• 集成VTT源/吸电流LDO：1.5A源/吸电流能力，±20mV输出电压精度，仅需10μF陶瓷输出电容。
• 宽输入电压范围：4.5V至23V，兼容笔记本电脑、服务器等多种系统电源。
• 灵活的VDDQ输出电压：0.6V至1.5V可调，支持DDR3（1.5V）、DDR3L（1.35V）、LPDDR3（1.2V）和DDR4（1.2V）。
• ACOT控制架构：内部虚拟电感电流斜坡补偿，确保低ESR陶瓷电容稳定工作，无需外部补偿网络。
• 500kHz固定开关频率：兼顾效率与尺寸，简化EMI滤波器设计。
• S3/S5休眠状态控制：S3状态下VTT进入高阻态，S4/S5状态下VDDQ和VTT通过跟踪放电模式软关断。
• 可调谷值电流限制：通过CS引脚外部电阻设置电流限制（默认16A，最大20A）。
• PGOOD电源良好指示：开漏输出，实时监测VDDQ输出电压状态。
• 全面保护功能：VDDQ过压保护（OVP）、欠压保护（UVP）、过流保护（OCP），VTT过流保护，过温保护（OTP）。
• 超小封装：UQFN-18L 3×4mm（FC）封装，高功率密度。

3. 典型应用电路

CXSD61237A的典型应用电路如下图所示。芯片外围电路包括：VDDQ降压转换器部分（输入电容CIN、输出电容COUT、功率电感L、自举电容CBOOT、反馈电阻分压网络R1/R2、电流限制设置电阻RCS）和VTT LDO部分（VLDOIN输入电容、VTT输出电容CVTT、VTT反馈采样电阻分压网络）。

图1. CXSD61237A典型应用电路（DDR3/DDR3L/DDR4内存供电）

在具体设计中，VDDQ降压转换器的输入电容应尽量靠近VIN和PGND引脚放置；输出电容需根据负载瞬态要求选择；功率电感的选择需平衡效率、尺寸和纹波电流。VTT LDO的VLDOIN可连接至VDDQ输出或独立电源，CVTT电容应靠近VTT和VTTGND引脚放置，VTTSNS应通过独立走线连接至VTT输出电容的正端以实现远程检测。

4. 关键参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 VDDQ降压转换器与ACOT控制架构

CXSD61237A的VDDQ降压转换器采用 ACOT（Advanced Constant On-Time） 控制架构，实现了超快瞬态响应、低外部元件数量，并与低ESR MLCC输出电容稳定工作。与传统COT控制相比，ACOT架构通过测量实际开关频率并调整导通时间，以保持平均开关频率在目标范围内，从而克服了MOSFET和电感压降对频率的影响。芯片内部生成 虚拟电感电流斜坡信号，替代了传统方案中依赖输出电容ESR提供的纹波信号。

当反馈电压加上虚拟斜坡信号低于参考电压时，且最小关断时间（典型200ns）已超时、电感电流低于电流限制阈值时，内部导通时间单稳态电路被触发，高侧开关导通。导通时间与输入电压成反比、与输出电压成正比，从而在宽输入电压范围内实现伪固定频率操作。由于最小关断时间极短，器件表现出超快的瞬态响应能力。

5.2 轻载二极管仿真模式（DEM）

VDDQ降压转换器在轻载条件下自动进入 二极管仿真模式（DEM） 以提升轻载效率。当电感电流谷值触及零电流时，低侧MOSFET关断，模拟二极管行为。此时输出电容仅由负载电流放电，开关频率降低，轻载效率因开关损耗降低而得到提升。随着负载增加，芯片平滑过渡到连续导通模式（CCM）。边界负载电流计算公式为：

5.3 VTT线性稳压器

CXSD61237A集成了高性能 1.5A源/吸电流VTT LDO，采用超快速响应反馈环路，仅需 10μF 陶瓷输出电容即可在所有条件下（包括快速负载瞬态）将VTT保持在VDDQ/2的 ±20mV 以内。VTTSNS远程检测引脚应通过独立走线连接至VTT输出电容的正端，以避免走线电阻引入的误差。VLDOIN可连接至VDDQ输出或独立电源，以优化功率损耗。

5.4 S3/S5休眠状态控制

CXSD61237A通过S3和S5引脚支持完整的DDR内存休眠状态控制：

• S0状态（S3=高，S5=高）：VDDQ和VTT均开启，正常工作。
• S3状态（S3=低，S5=高）：VDDQ保持开启，VTT关断并进入 高阻态（Hi-Z），不源/吸电流。
• S4/S5状态（S3=低，S5=低）：VDDQ和VTT均关断，通过 跟踪放电模式 软关断至地。

在跟踪放电模式下，VTT输出跟踪VDDQ电压的一半进行放电，确保放电过程平滑受控。VTT LDO在S3高阻态下不消耗电流。

5.5 电流限制设置（CS引脚）

VDDQ降压转换器采用 可调谷值电流限制，通过CS引脚的外部电阻RCS设置。电流限制计算公式为：

默认RCS=165kΩ对应16A电流限制，最大电流限制应低于20A。芯片还包含 负向电流限制，防止过大的负向电流损坏芯片。

5.6 保护功能详解

CXSD61237A集成了全面的保护功能：

• VDDQ过压保护（OVP）：当输出电压超过OVP触发阈值（典型117% VREF）且持续超过5μs时触发，芯片进入锁存模式，需重新使能S5或VDD上电复位。
• VDDQ欠压保护（UVP）：当输出电压低于UVP触发阈值（典型70% VREF）且持续超过2μs时触发，芯片进入锁存模式。
• VTT过流保护（OCP）：VTT LDO具有内部固定的2.6A过流限制。
• VDD UVLO：监测VDD电压，当VDD低于UVLO下降阈值时禁止开关操作。
• 过温保护（OTP）：当结温超过 165°C 时芯片停止开关；当温度降至 140°C 以下后自动恢复，并执行完整的软启动。

6. 基于CXSD61237A的DDR4内存供电设计实例

设计目标：一款笔记本电脑DDR4内存供电，VDDQ=1.2V/8A，VTT=0.6V/1.5A（源/吸电流），输入来自12V系统电源。

• 系统配置：选用CXSD61237A，输入电压12V，VDDQ=1.2V（DDR4），VTT=0.6V（VDDQ/2）。VDDQ降压转换器：电感 0.56μH，输入电容 10μF × 2，输出电容 22μF × 4，自举电容 0.1μF，反馈电阻R1=10kΩ，R2=10kΩ（VOUT=0.6×(1+10/10)=1.2V），CS电流限制电阻 165kΩ（16A）。VTT LDO：VLDOIN连接至VDDQ输出（1.2V），VTT输出电容 10μF，VTTSNS通过独立走线连接至VTT电容正端。
• 输出电压设置（VDDQ）：VOUT = VREF × (1 + R1/R2) = 0.6V × (1 + 10kΩ/10kΩ) = 1.2V。
• 电感选择：输入12V、输出1.2V、开关频率500kHz，设纹波电流为3.6A（30%额定电流），L = 1.2V × (12V - 1.2V) / (12V × 500kHz × 3.6A) = 0.56μH，选用标准值 0.56μH。
• VTT输出设置：VTT LDO内部集成了1/2 VDDQ分压器，VTT自动跟踪VDDQ/2（0.6V），无需外部电阻分压。
• 休眠控制：S3连接系统SLP_S3信号，S5连接系统SLP_S5信号，实现S0/S3/S4/S5状态自动切换。
• 热设计：在12V输入、1.2V/8A输出条件下，VDDQ转换器效率约88%，功耗约1.31W；VTT LDO功耗约0.6W（1.5A × 0.4V压降），总功耗约1.91W。UQFN-18L封装的θJA为33°C/W，温升约63°C，在85°C环境温度下结温约148°C，接近150°C上限，建议增加铜箔面积或使用散热过孔。

7. PCB布局建议

• 高电流路径最短化：VDDQ降压转换器的高电流路径（输入电容、高侧FET、电感、输出电容）应尽可能短，这对实现稳定、无抖动的操作至关重要，也是实现高效率的关键。
• 输入电容布局：输入MLCC电容（10μF×2）应尽可能靠近VIN和PGND引脚放置。
• SW节点最小化：SW/PHASE节点具有高频电压摆幅，应保持在小面积内。将模拟元件远离SW节点，防止寄生电容噪声耦合。
• 电流限制设置网络：CS引脚电阻应靠近IC放置，走线应避免耦合到高电压开关节点。
• VTT布局：VTT输出电容应靠近VTT和VTTGND引脚放置，走线短而宽，以避免额外的ESR/ESL。VTTSNS应通过独立走线连接至VTT输出电容的正端。
• VLDOIN布局：VLDOIN应连接至VDDQ输出，走线短而宽。若使用独立电源，输入旁路电容应靠近引脚放置。
• 散热设计：Exposed Pad必须焊接至大面积地平面，并通过多个过孔连接到内层地平面。对于大电流应用，建议在器件下方和周围增加散热过孔。

图2. CXSD61237A引脚封装图（UQFN-18L 3×4mm FC）

8. 订购信息与技术支持

CXSD61237A采用UQFN-18L 3×4mm（FC）封装，适用于DDR内存供电应用：

嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和FAE现场支持。如需获取更多技术资料或申请样品，请联系我们。