CXSD61350A 高性能同步降压 DC-DC 转换器
8A 输出 | 4V-18V 宽输入 | FCM 控制 | 可编程频率与展频

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61350A | 封装：WQFN-14L 3x2.5（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61350A 是一款高性能、同步降压 DC-DC 转换器，采用内部补偿的快速电流模式（Fast Current-Mode, FCM）控制架构，可提供高达 8A 的输出电流。芯片支持 4V 至 18V 的宽输入电压范围，输出电压可调范围 0.5V 至 7V，内部基准电压 0.5V ±0.5%（全温度范围），并集成了低 RDS(ON) 功率 MOSFET（高侧 25mΩ，低侧 6.5mΩ），提供极为紧凑的解决方案。

CXSD61350A 集成了 FCM 控制架构，无需外部补偿，提供快速瞬态响应和优异的噪声抑制能力，同时保持真正的固定开关频率，简化 EMI 滤波器设计。芯片支持 可编程开关频率（500kHz / 750kHz / 1MHz / 1.5MHz / 2.2MHz） 和 可编程电流限制与软启动时间（0.5ms/1ms/2ms/4ms），并内置 展频（Spread Spectrum） 功能，有效降低 EMI 辐射。芯片还支持 外部时钟同步，便于多相或敏感频率应用。CXSD61350A 采用 WQFN-14L 3x2.5（FC） 封装，是无线基础设施、通信设备、测试仪器和医疗设备的理想选择。

1. 产品概述与市场定位

在无线基础设施、有线通信设备、光网络、测试测量仪器以及医疗电子等领域，系统对电源的瞬态响应、电压精度和 EMI 性能要求日益严苛。CXSD61350A 作为一款 8A 级高性能同步降压 DC-DC 转换器，凭借 FCM（Fast Current-Mode）控制架构，提供快速瞬态响应，同时保持真正的固定频率，简化 EMI 滤波器设计。

芯片的 宽输入电压范围（4V-18V） 使其能够适应 5V、12V 等标准总线电压，输出电压可调范围为 0.5V 至 7V，覆盖了从低压核心电压到较高 I/O 电压的广泛需求。CXSD61350A 的 可编程开关频率（5 档可选） 和 可编程电流限制与软启动 允许设计者在效率、尺寸和 EMI 性能之间灵活取舍，而 展频功能 则进一步帮助系统通过 CISPR 和汽车 EMI 标准。

芯片集成完整的保护功能，包括 逐周期高侧峰值电流限制、低侧源/吸电流限制、输出欠压保护（UVP） 带 Hiccup 恢复、输出过压保护（OVP）、输入欠压锁定（UVLO） 和 过温保护（OTP），确保系统在异常条件下安全运行。CXSD61350A 采用 WQFN-14L 3x2.5（FC） 封装，热性能优异，适合高密度 PCB 布局。

2. 主要特点与技术亮点

• FCM（快速电流模式）控制：内部补偿，无需外部补偿网络，提供快速瞬态响应和优异的噪声抑制，同时保持真正的固定开关频率。
• 0.5V 高精度基准：内部基准电压 0.5V，精度 ±0.5% 覆盖全温度范围（-40°C 至 150°C），为输出电压提供高精度参考。
• 可编程开关频率（5 档）：支持 500kHz、750kHz、1MHz、1.5MHz 和 2.2MHz，通过 SYNC/FSEL 引脚电阻配置，在效率和尺寸之间灵活取舍。
• 展频（Spread Spectrum）：可选展频功能（+10% 频率抖动），有效降低 EMI 辐射，帮助满足 CISPR 和汽车 EMI 要求。
• 外部时钟同步：SYNC/FSEL 引脚可接受外部时钟（400kHz-2.64MHz），实现多相系统或避开敏感频段。
• 可编程电流限制与软启动：通过 MODE 引脚电阻选择高/低电流限制和软启动时间（0.5ms/1ms/2ms/4ms），适配不同负载和启动需求。
• 预偏置启动：当输出端存在残余电压时，芯片在软启动完成前禁止开关动作，实现平滑启动，避免反向电流冲击。
• 电源良好指示：PGOOD 开漏输出提供电源状态指示，支持系统上电时序控制和故障监测。
• 全面保护：逐周期高侧峰值电流限制、低侧源/吸电流限制、输出欠压保护（UVP）带 Hiccup 恢复、输出过压保护（OVP）、输入欠压锁定（UVLO）和过温保护（OTP），确保系统安全。

3. 典型应用电路

CXSD61350A 的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、自举电容 CBOOT、反馈电阻分压网络（R1/R2）以及前馈电容 CFF（可选）。芯片的 VIN 引脚连接输入电源，SW 引脚连接电感，FB 引脚通过电阻分压网络设置输出电压，EN 引脚控制使能，PGOOD 引脚提供电源状态指示。SYNC/FSEL 引脚通过电阻配置频率和展频，MODE 引脚通过电阻配置电流限制和软启动时间。

图1. CXSD61350A 典型应用电路

4. 极限参数与电气特性

符号	参数	最小值	最大值	单位
VIN	电源输入电压	-0.3	20	V
VIN to SW	VIN 至 SW 电压	-0.3	20	V
VIN to SW（t ≤ 20ns）	VIN 至 SW 瞬态	-6	25	V
VSW	SW 引脚电压	-0.3	20	V
VSW（t ≤ 100ns）	SW 引脚瞬态	-5	22	V
VBOOT	自举电压	-0.3	24	V
VBOOT - VSW	自举至 SW 电压	-0.3	4	V
其他引脚	其他引脚电压	-0.3	4	V
PD @ TA=25°C	功耗	—	—	W
θJA	结到环境热阻（JEDEC）	—	59.5	°C/W
θJA(EVB)	结到环境热阻（EVB）	—	33.7	°C/W
TJ	结温	—	150	°C
TSTG	存储温度	-65	150	°C
ESD（HBM）	人体模型	—	2	kV

参数	最小值	最大值	单位
VIN 输入电压	4	18	V
结温范围	-40	150	°C

参数	条件	典型值	单位
输入电压范围	—	4 – 18	V
关断电流（ISHDN）	VEN = 0V	15	μA
静态电流（IQ）	VEN = 1.3V，非开关	1700	μA
内部基准电压（VREF）	-40°C 至 +150°C	0.5	V
内部基准精度	全温度范围	±0.5	%
软启动时间（可编程）	MODE 引脚设置	0.5 / 1 / 2 / 4	ms
高侧 RDS(ON)	—	25	mΩ
低侧 RDS(ON)	—	6.5	mΩ
电流限制（高侧峰值）	高电流等级	—	A
开关频率（可编程）	SYNC/FSEL 设置	500 / 750 / 1000 / 1500 / 2200	kHz
最小导通时间	—	30	ns
最小关断时间	—	140	ns
EN 上升阈值（VEN_R）	—	1.2	V
EN 下降阈值（VEN_F）	—	1.1	V
UVLO 上升阈值	VIN 上升	4.1	V
UVP 阈值	VREF 百分比	—	%
OVP 阈值	VREF 百分比	120	%
PGOOD 上升阈值	VFB 上升（良好）	92	%VREF
PGOOD 故障上升阈值	VFB 上升（故障）	116	%VREF
热关断阈值	—	165	°C
热恢复迟滞	—	12	°C
VCC LDO 输出电压	—	3	V
低侧吸电流限制	最小值	2.95	A

5. 工作原理与设计指导

5.1 FCM 控制架构

CXSD61350A 采用 快速电流模式（Fast Current-Mode, FCM）控制，这是一种增强型电流控制架构，内部包含固定频率时钟和虚拟斜坡发生器，模拟电感电流信息，增强环路噪声抑制能力，允许使用低 ESR 陶瓷输出电容。无需外部补偿网络，简化设计并减少元件数量。控制环路包含斜率补偿以改善稳定性，并集成快速响应电路，通过监测反馈电压动态调整导通时间，在负载瞬变时提供更快的响应。

5.2 电源与偏置供电

VIN 引脚为内部 HSFET 漏极供电，同时为内部 LDO 提供偏置，生成 3V VCC 电压。VCC 用于内部电路和 LSFET 栅极驱动，HSFET 栅极驱动由 BOOT 和 SW 之间的浮动电源（CBOOT）提供，由 VCC 通过内部同步二极管充电，内部电荷泵确保足够电压。

5.3 使能、启动、关断与 UVLO

芯片集成 欠压锁定（UVLO），监测 VIN 电压，低于阈值时停止开关。EN 引脚控制使能，内部弱上拉。当 VIN、VCC 和 EN 满足条件后，芯片开始开关并启动软启动。软启动时间通过 MODE 引脚电阻选择（0.5ms/1ms/2ms/4ms），限制启动浪涌电流。

5.4 模式选择（MODE 引脚）

MODE 引脚通过电阻到地提供 24 种组合，选择电流限制（高/低）和软启动时间（0.5/1/2/4ms）。芯片启动时读取并锁存，通过 VIN 或 EN 重新上电复位。

5.5 展频与同步

展频（Spread Spectrum） 通过 SYNC/FSEL 引脚电阻使能，采用伪随机序列将开关频率扩展 +10%（如 2.2MHz 扩展至 2.42MHz），有效降低 EMI 峰值。芯片还支持 外部时钟同步（400kHz-2.64MHz），可通过 SYNC/FSEL 引脚输入外部时钟，自动切换至同步模式，便于多相系统或避开敏感频段。

5.6 保护机制

• 高侧峰值电流限制：逐周期检测，当峰值电流超过阈值时关断 HSFET，连续触发 15 次后进入 Hiccup 模式。
• 低侧源/吸电流限制：低侧 MOSFET 提供源电流和吸电流限制。吸电流限制防止过大反向电流（最小 2.95A）。
• 输出欠压保护（UVP）：VFB 低于阈值时触发，进入 Hiccup 自动恢复。
• 输出过压保护（OVP）：VFB 超过 120% VREF 时，HSFET 关断，LSFET 导通直到吸电流限制，然后重启。
• 过温保护（OTP）：结温超过 165°C 时关断，温度下降 12°C 后重启。

6. 基于 CXSD61350A 的无线通信 POL 供电设计实例

设计目标：一款 5G 小基站设备，需要为 FPGA 核心（1.0V/6A）供电，输入来自 12V 电源总线，要求高效率和低 EMI。

• 系统配置：选用 CXSD61350A，VIN = 12V，VOUT = 1.0V，IOUT = 6A。开关频率选择 1MHz（SYNC/FSEL 电阻 118kΩ），启用展频降低 EMI。MODE 电阻选择高电流限制和 1ms 软启动。
• 电感选择：根据公式 L = VOUT × (VIN - VOUT) / (VIN × fsw × ΔIL)，取 ΔIL = 30% × 6A = 1.8A，计算得 L ≈ 0.47μH。选用 0.47μH/10A 饱和电流的低 DCR 功率电感（如 WE-744316047，DCR 2.75mΩ）。
• 输入电容：选用 10μF × 2 陶瓷电容 + 0.1μF 高频去耦，靠近 VIN 引脚。
• 输出电容：选用 22μF × 2 陶瓷电容，满足纹波和瞬态要求。
• 反馈电阻：根据 VOUT = 0.5V × (1 + R1/R2)，选 R2 = 10kΩ，R1 = 10kΩ（1.0V）。
• 前馈电容：CFF ≈ 47pF-100pF，改善环路稳定性。

7. PCB 布局建议

• 主功率回路：VIN、SW、电感、输出电容和 PGND 形成的回路应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：VIN 引脚两侧各放置等值输入电容，尽可能靠近 VIN 引脚。0.1μF 高频去耦电容使用 0402 或 0603 封装。
• VCC 去耦电容：CVCC（≥2.2μF 或有效电容 ≥1μF）尽可能靠近 VCC 引脚，耐压 ≥6.3V，0603 或 0805 封装。
• 自举电容：CBOOT（0.1μF）尽可能靠近 BOOT 和 SW 引脚，X5R 或更好介质，耐压 ≥10V。
• 反馈网络：FB 分压电阻和前馈电容靠近 IC，反馈走线远离噪声源。
• SYNC/FSEL 和 MODE 电阻：靠近对应引脚，走线尽量短。
• SW 节点：SW 和 BOOT 为高频开关节点，走线面积尽可能小以降低 EMI。
• 地平面：使用 4 层或 6 层 PCB，提供大面积地平面。AGND 和 PGND 单点连接。
• 散热设计：芯片底部散热焊盘焊接至 PCB 地平面，多热过孔改善散热。4 层 2oz 铜 PCB 可实现 θJA(EVB) ≈ 33.7°C/W。

8. 引脚封装图

CXSD61350A 采用 WQFN-14L 3x2.5（FC） 封装，14 引脚，3mm × 2.5mm 尺寸，底部散热焊盘增强热性能。该封装适合高密度 PCB 布局，支持自动光学检测（AOI）和标准 SMT 工艺。

图2. CXSD61350A 引脚封装图（WQFN-14L 3x2.5 FC）

9. 订购信息与技术支持

CXSD61350A 采用 WQFN-14L 3x2.5（FC） 封装，无铅、RoHS 合规，支持 -40°C 至 +150°C 结温范围。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。