CXMD3584A / CXMD3584B 同步降压Dr.MOS功率级模块
集成功率MOSFET与驱动器 | 12A | 1MHz | 5V/3V逻辑可选

版本：Rev 1.0 | 2026年7月 | 型号：CXMD3584A / CXMD3584B | 封装：UQFN-11HL（3×3mm FC）

嘉泰姆电子（JTM-IC）推出的 CXMD3584A 和 CXMD3584B 是一款高效率同步降压Dr.MOS功率级模块，内部集成了两个非对称功率MOSFET和一个集成驱动器。高侧MOSFET针对快速开关和低占空比操作优化，具有低电容和低栅极电荷；低侧MOSFET具有超低导通电阻（RDS(ON)），可最大限度降低导通损耗。模块支持 高达1MHz 的开关频率，输入电压范围 4.5V至23V，持续输出电流高达 12A。CXMD3584A 的PWM输入兼容5V逻辑，CXMD3584B 的PWM输入兼容3V逻辑，方便与不同电压域的控制芯片直连。集成自举二极管，低侧MOSFET可驱动进入二极管仿真模式（DEM），提供非同步操作以改善轻载效率。引脚布局针对低电感布线优化，最大限度降低寄生效应。采用紧凑的 UQFN-11HL（3×3mm FC） 封装，是笔记本、无线充电方案、VCORE和DDR供电的理想选择。

1. 产品概述与市场定位

CXMD3584A/B是一款高度集成的同步降压Dr.MOS功率级模块，将高侧和低侧功率MOSFET与栅极驱动器集成于单一封装中。高侧MOSFET针对快速开关和低占空比操作优化（低电容、低Qg），低侧MOSFET具有超低RDS(ON)以降低导通损耗。模块支持高达1MHz的开关频率，输入电压范围4.5V至23V，持续输出电流可达12A，适用于笔记本、无线充电、VCORE和DDR供电等高性能应用。两款型号的区别在于PWM输入逻辑电平：CXMD3584A 兼容5V逻辑，CXMD3584B 兼容3V逻辑，方便与不同电压域的控制芯片直连。集成的自举二极管和优化的引脚布局简化了系统设计并降低了寄生效应。低侧MOSFET可工作在二极管仿真模式（DEM），在轻载条件下提高效率。CXMD3584A/B采用UQFN-11HL（3×3mm FC）超小封装，是高密度电源方案的优选元件。

2. 主要特点与技术亮点

• 高度集成：将高侧/低侧功率MOSFET和驱动器集成在单封装中，消除了外部驱动器和MOSFET之间的寄生电感，实现极快开关速度。
• 高电流能力：持续输出电流高达12A，满足笔记本CPU/GPU核心供电等高功率需求。
• 高频支持：支持高达1MHz的开关频率，允许使用更小的电感和输出电容，实现紧凑的电源设计。
• 宽输入电压：输入电压范围4.5V至23V，兼容多种系统总线电压（5V、12V、19V等）。
• 灵活逻辑电平：CXMD3584A支持5V PWM逻辑，CXMD3584B支持3V PWM逻辑，适配不同控制器平台，无需额外电平转换。
• 集成自举二极管：内部肖特基自举二极管替代外部元件，简化设计，降低BOM成本。
• 三态PWM输入：支持高、低、关断三种状态，关断窗口内输出驱动被禁用并拉低。
• EN使能控制：独立使能引脚，低电平时进入关断模式，静态电流<5μA。
• 过温保护：内部温度检测电路，160°C关断，25°C迟滞，保护模块免受过热损坏。
• 超小封装：UQFN-11HL 3×3mm FC封装，热阻77.3°C/W，适合高密度布局。

3. 引脚配置与功能说明

CXMD3584A/B主要引脚包括：VIN（功率输入，4.5-23V）、PHASE（开关节点，连接输出电感）、BOOT（自举供电，外接0.1μF电容+10Ω电阻至PHASE）、PWM（PWM控制输入，A型5V逻辑/B型3V逻辑）、EN（使能控制，高电平使能）、PGND（功率地）、AGND（模拟地）、TP（测试点，接AGND）。详细引脚定义见数据手册。

4. 极限参数与电气特性

5. 工作原理与设计指导

5.1 系统架构与Dr.MOS优势

CXMD3584A/B是一款完整的Dr.MOS功率级模块，将高侧和低侧功率MOSFET与栅极驱动器集成在单封装中。高侧MOSFET针对快速开关和低占空比优化（低Ciss、低Qg），低侧MOSFET具有超低RDS(ON)以降低导通损耗。集成的驱动器消除了外部驱动器和MOSFET之间的寄生电感，实现极快开关速度。输入电压范围4.5V至23V，支持高达1MHz的开关频率，适合高密度电源设计。

5.2 供电与POR

芯片由5V VDD供电，典型工作电压4.5V至5.5V。建议在VDD引脚放置1μF陶瓷电容进行去耦。芯片内置POR电路，监测VDD电压。当VDD超过POR上升阈值（典型4.2V）时，模块准备就绪；VDD低于POR下降阈值（典型3.8V）时，内部UGATE和LGATE保持低电平，防止MOSFET在欠压时异常导通。POR迟滞200mV防止噪声误触发。

5.3 PWM控制与三态关断

EN使能后，PWM信号控制内部高侧和低侧MOSFET的导通与关断。PWM上升沿首先强制LGATE拉低，经过非重叠时间后UGATE允许升高，避免直通电流。PWM下降沿首先强制UGATE拉低，当UGATE和PHASE达到预定低电平后，LGATE允许升高。PWM输入具有三态关断窗口，当PWM电平进入并保持在该窗口时，输出驱动器被禁用，两个MOSFET栅极均被拉低。PWM悬空时，CXMD3584A内部将引脚保持在约2.5V，CXMD3584B保持在约1.6V，提供可识别的中态电平。

5.4 EN使能与安全关断

EN引脚用于时序控制。当EN超过逻辑高阈值（典型1.2V）时，模块初始化并跟随PWM命令控制内部MOSFET。当EN低于逻辑低阈值（典型0.5V）时，模块关断，内部UGATE和LGATE保持低电平。特殊情况下（CCM操作中EN拉低），低侧MOSFET需等待电感电流降至3A（典型）以下才能关断，防止高电感电流损坏器件。

5.5 自举电路设计

芯片内部集成自举肖特基二极管，替代外部自举二极管。在低侧MOSFET导通期间，VDD通过内部自举二极管为BOOT电容充电。推荐自举电容值0.1μF（低ESR陶瓷），串联10Ω电阻，连接于BOOT和PHASE引脚之间，用于限制充电电流并减少振铃。

5.6 过温保护

芯片内置温度检测电路，当结温上升至160°C时关断，25°C迟滞，保护模块免受热损坏。

6. 典型应用电路

图2. 典型应用电路（同步降压转换器）

外围元件：VIN去耦电容（≥10μF陶瓷）、VDD去耦电容（1μF）、BOOT电容（0.1μF）及串联电阻（10Ω）、输出电感L、输出电容等。具体电路参考数据手册典型应用图。

7. PCB布局建议

• 输入电容：VIN和PGND的旁路电容应尽量靠近芯片引脚放置，多个过孔连接至地平面，降低寄生电感。
• PHASE节点：PHASE开关节点应保持较小面积，输出电感和输出电容形成的回路应尽量短，使用第二层作为完整PGND平面。
• VDD去耦：VDD旁路电容应直接连接PGND平面，通过过孔连接至GND层。
• 自举电路：CBOOT和RBOOT应直接连接至BOOT和PHASE引脚，走线短而宽。
• 地线处理：PGND和AGND分开，在芯片下方单点连接。AGND引脚应连接至模拟地平面，TP引脚接AGND。
• 散热设计：VIN和PGND焊盘应直接连接至对应平面（避免热阻），通过过孔辅助散热。UQFN-11HL封装θ_JA=77.3°C/W，确保结温在额定范围内。
• 信号走线：PWM和EN走线远离开关节點，避免高dV/dt噪声干扰。EN引脚不可悬空。

8. 笔记本VCORE供电设计实例

目标：设计一款笔记本电脑CPU核心供电（VCORE）的同步降压转换器，输入19V，输出1.0V/12A，使用CXMD3584A或CXMD3584B作为功率级模块。

• 型号选择：若PWM控制器输出为5V逻辑，选用CXMD3584A；若为3V逻辑，选用CXMD3584B，无需额外电平转换。
• 供电与电容：VIN接19V，并接10μF+0.1μF陶瓷电容；VDD接5V（系统待机电源），并接1μF电容；BOOT电容0.1μF/25V X7R+10Ω电阻。
• 电感选择：根据开关频率（典型500kHz-1MHz）选择电感值，建议使用低DCR功率电感（如560nH/5.5mΩ）。
• 保护配置：EN连接系统电源管理控制器实现时序控制；PWM三态关断确保异常时输出安全。
• PCB布局：遵循上述布局建议，特别注意功率回路紧凑性和散热设计。
• 热管理：UQFN-11HL封装θ_JA=77.3°C/W，通过大面积铜箔和过孔散热，确保结温低于125°C。

9. 订购信息与技术支技

CXMD3584A和CXMD3584B采用UQFN-11HL（3×3mm FC）封装，无铅、RoHS合规。提供工程样品、量产芯片及全面的技术支持。