CXSD61134A/B 1A同步降压DC-DC转换器
2.5V-6V输入 | 2.2MHz开关频率 | ACOT控制 | UDFN-6L 1.4×1封装

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61134A/B | 封装：UDFN-6L (1.4×1mm)

嘉泰姆电子（JTM-IC）推出的 CXSD61134A/B 是一款简单易用、高效可靠的 1A 同步降压 DC-DC 转换器，输入电压范围 2.5V 至 6V，内置精准的 0.6V 参考电压源，并集成了低导通电阻（RDS(ON)）功率 MOSFET，在超小型 UDFN-6L (1.4×1mm) 封装中实现高功率密度设计。芯片采用 高级恒定导通时间（ACOT）控制架构，提供超快速的负载瞬态响应，仅需极少外部元件即可在 2.2MHz 典型开关频率下稳定工作。

CXSD61134A 支持 自动省电模式（PSM），在轻载条件下维持高效率；CXSD61134B 则采用 强制 PWM 模式，满足对输出电压调节精度要求极高的应用场景。芯片具备全面的保护功能，包括高侧/低侧 FET 逐周期过流保护、负过流保护（B 型号）、输入欠压锁定（UVLO）、输出欠压打嗝保护（UVP）以及过温保护（OTP），确保系统在各类异常条件下安全可靠运行。该系列产品是移动设备、可穿戴电子、无线模块、固态硬盘（SSD）及空间受限的 POL 低压降压应用的理想选择。

1. 主要特点与技术亮点

• ACOT 控制架构：先进的恒定导通时间控制，实现超快速瞬态响应，支持低ESR MLCC输出电容，减少外部元件数量。
• PSM 轻载高效模式（A）：自动进入省电模式，在轻载时降低开关频率，维持全负载范围的高效率。
• 强制 PWM 模式（B）：固定频率工作，满足对输出电压纹波和调节精度有严格要求的应用。
• 高低侧 FET 过流保护：逐周期监测高侧和低侧 MOSFET 电流，防止输出短路、过载或电感饱和造成的损坏。
• 负过流保护（B）：监测低侧 MOSFET 负向电流，防止外部电源意外接入输出端时产生过大反向电流。
• 内部软启动：0.6ms 软启动时间（10%VOUT 至 90%VOUT），有效抑制启动浪涌电流，支持预偏置输出启动。
• 打嗝模式输出欠压保护：当反馈电压低于 50% 参考电压时，进入打嗝模式，降低短路功耗，故障移除后自动恢复。
• 输出主动放电：禁用时通过内部 150Ω 电阻对输出电容放电，防止反向电流。
• 使能控制与 PGOOD 指示：EN 引脚控制启停，PGOOD 开漏输出实时监测输出电压状态。
• 超小 UDFN 封装：1.4×1mm 尺寸，适合空间受限的便携与可穿戴设备。

2. 极限参数与电气特性（设计参考）

3. 引脚功能说明

CXSD61134A/B 采用 UDFN-6L (1.4×1mm) 封装，共 6 个引脚。引脚排列紧凑，适合高密度 PCB 布局。

4. 典型应用电路

CXSD61134A/B 典型应用电路如下图所示，外部仅需输入电容、输出电容、电感和反馈电阻分压器即可构成完整的 1A 同步降压电源方案。建议输入电容选用 10μF (6.3V, X5R, 0603)，输出电容选用 10μF (6.3V, X5R, 0603)，电感推荐 1μH。

对于输出电压 3.3V 应用，反馈电阻 RFB1=45kΩ，RFB2=10kΩ；输出电压 1.2V 时，RFB1=10kΩ，RFB2=10kΩ。具体电阻取值可参考下表：

5. 引脚封装图

CXSD61134A/B 采用 UDFN-6L (1.4×1mm) 超小型封装，高度仅 0.6mm，非常适合空间受限的便携设备、可穿戴电子和模块化产品。封装引脚间距 0.4mm，支持标准 SMT 工艺。

6. 工作原理与设计指导

6.1 ACOT 控制架构

CXSD61134A/B 采用 先进恒定导通时间（ACOT） 控制架构，提供超快速负载瞬态响应，支持低 ESR MLCC 输出电容，且外部元件极少。当反馈电压降至参考电压以下，且最小关断时间（典型 80ns）已超时、电感电流低于电流限制阈值时，内部导通时间单稳态电路被触发，高侧 MOSFET 导通。导通时间与输入电压成反比、与输出电压成正比，实现伪固定频率工作。在稳态下，误差放大器比较反馈电压与内部参考电压，当虚拟电感电流斜坡电压低于误差放大器输出时，触发新的固定导通时间。

6.2 省电模式（PSM）— CXSD61134A

CXSD61134A 在轻载时自动进入 省电模式（PSM） 以维持高效率。随着负载电流减小，电感电流纹波谷值触及零电流，即连续导通与断续导通模式的边界。此时低侧 MOSFET 在检测到零电感电流时关断。负载电流进一步减小时，输出电容放电至需要下一个导通时间的时间延长，开关频率随负载电流降低而降低，在轻载条件下保持高效率。

6.3 强制 PWM 模式 — CXSD61134B

CXSD61134B 采用 强制 PWM 模式，在整个负载范围内保持固定频率工作，满足对输出电压纹波和调节精度要求严格的应用。强制 PWM 模式下，即使轻载时低侧 MOSFET 也不会关断，电感电流可反向流动，输出电压纹波更低、频率特性更稳定。

6.4 软启动（SS）

芯片内置 0.6ms 软启动（10%VOUT 至 90%VOUT），有效抑制启动浪涌电流。上电时内部电容由电流源充电产生软启动斜坡电压，作为 PWM 比较器参考电压。仅当斜坡电压高于反馈电压 VFB 时，芯片开始开关动作，输出电压平滑上升至目标调节值。支持从预偏置输出平滑启动，输出在 EN 上升后约 0.1ms 开始上升。

6.5 最大占空比与 Dropout 工作

CXSD61134A/B 设计支持接近 100% 的最大占空比，在输入电压接近输出电压时进入 Dropout 模式。当所需关断时间小于最小关断时间时，芯片启用跳过关断时间功能，高侧 MOSFET 持续导通，实现接近 100% 的占空比，最大限度提高输出电压范围。

6.6 过流保护（OCP）

芯片提供 高侧和低侧 MOSFET 逐周期过流保护。高侧过流保护通过内部电流比较器监测每个导通周期的高侧开关电流，当超过峰值电流限值（ILIM_H）时立即关断高侧开关并导通低侧开关。低侧过流保护通过测量同步整流器（低侧开关）的电流实现，当电流超过低侧谷值电流限值（ILIM_L）时，抑制导通时间触发直至电感电流降至限值以下。

6.7 负过流保护（NOC）— CXSD61134B

CXSD61134B 支持 负过流保护（Negative Over-Current Protection）。在强制 PWM 模式下，若输出端意外接入外部电源，可能产生较高负向电流。内部电路在每个低侧 MOSFET 导通间隔监测负电流，当超过 NOC 阈值时立即关断低侧 MOSFET 并导通高侧 MOSFET，将电感能量释放，使负向电流谷值钳位在 NOC 阈值，保护低侧 MOSFET 免受损坏。

6.8 打嗝模式输出欠压保护（UVP）

芯片持续监测反馈电压 VFB，当 VFB 降至欠压保护跳变阈值（典型为内部参考电压的 50%）以下时，UV 比较器输出高电平，同时关断高侧和低侧 MOSFET，进入 打嗝模式。在打嗝模式中，芯片关断 tHICCUP_OFF (2.4ms)，然后尝试恢复 tHICCUP_ON (1.2ms)。软启动完成后，若故障消除则恢复正常工作；否则重复自动恢复循环。打嗝模式使电路以低输入电流和低功耗安全运行，过载或短路消除后自动恢复。

6.9 过温保护（OTP）

芯片包含 过温保护电路，防止因功率耗散过大导致过热。当结温超过热关断阈值（TSD，典型 150°C）时，OTP 关断开关操作。结温冷却至热关断迟滞（ΔTSD，典型 25°C）以下后，芯片以完整软启动恢复工作。

6.10 输出主动放电

当芯片通过 EN 引脚禁用、UVLO 或 OTP 触发时，通过内部 150Ω 放电电阻（连接 SW 引脚至地）对输出电容放电。该功能防止输入电压崩溃时输出电容反向电流流入输入电容，无需外部放电电路。

7. 应用信息

7.1 电感选择

电感选择需权衡尺寸、成本、效率和瞬态响应。三个关键参数：电感值（L）、饱和电流（ISAT） 和 直流电阻（DCR）。推荐峰峰值纹波电流为 IC 额定电流的 20%~50%。电感值计算公式：

以 1.2V 输出、5V 输入、1A 负载为例，选择纹波电流 0.4A（额定电流的 40%）：

电感峰值电流：

建议电感饱和电流额定值 ≥ 芯片开关电流限值，以确保瞬态条件下安全。对于 EMI 敏感应用，推荐选用屏蔽型电感。

7.2 输入电容选择

输入电容 CIN 用于滤除高侧 MOSFET 漏极的脉动电流。对于陶瓷电容（低 ESR），最小输入电容估算：

其中 ΔVIN_MAX ≤ 100mV。输入电容 RMS 电流：

建议在 VIN 和 GND 引脚附近放置 10μF MLCC 电容，并并联 0.1μF 小陶瓷电容以抑制高频噪声。

7.3 输出电容选择

CXSD61134A/B 针对陶瓷输出电容优化。输出纹波电压由 ESR 纹波和电容纹波组成：

以 1.2V 输出、10μF 陶瓷电容（有效容值约 8μF，ESR≈5mΩ）为例：

为确保稳定工作，VOUT=3.3V 时有效容值 ≥ 4μF，VOUT < 3.3V 时有效容值 ≥ 7μF。

7.4 输出电压设置

通过外部反馈电阻分压器设置输出电压，FB 引脚连接分压器中点。输出电压计算公式：

建议反馈电阻放置于 FB 引脚 5mm 以内，使用 ±1% 或更高精度电阻以保证输出电压精度。

7.5 使能控制与时序

EN 引脚支持自动启动（连接 VIN）或外部逻辑控制。可通过串联 REN 和 CEN 增加延时，或通过外部 MOSFET 实现逻辑控制。EN 内部阈值典型 0.82V。

7.6 电源良好指示（PGOOD）

PGOOD 为开漏输出，需外接上拉电阻（推荐 100kΩ）至外部电压源（≤6V）或输出电压。软启动完成后，当 FB 电压高于参考电压的 90%（典型）时 PGOOD 为高阻抗；当 FB 低于 85% 参考电压时，经 60μs 延时后 PGOOD 被拉低。触发任何内部保护时 PGOOD 立即拉低。

8. PCB 布局建议

• 高电流路径最短化：输入电容 → 高侧 FET → 电感 → 输出电容 的路径应尽可能短，保持低阻抗，这对稳定、无抖动工作至关重要。
• 输入 MLCC 电容：紧靠 VIN 和 GND 引脚放置，与 IC 在同一层。建议使用 10μF (0603) 并联 0.1μF (0402/0603) 电容。
• SW 节点：高频电压摆幅节点，应保持最小面积，减少 EMI 辐射。反馈网络等模拟元件应远离 SW 节点，避免寄生电容耦合噪声。
• 反馈网络：反馈电阻分压器应放置在输出电容之后，靠近 FB 引脚。FB 引脚走线应短而直，避免与 SW 节点平行。
• 地线处理：GND 引脚应直接连接到低阻抗地平面，通过宽走线或过孔连接到内层地平面。模拟地（AGND）与功率地（PGND）建议单点连接。
• 散热设计：UDFN 封装底部有散热焊盘，建议在焊盘下方设计多个导热过孔连接至内层地平面，增加铜箔面积以改善散热。θJA 典型值为 105°C/W（四层 1oz 铜测试板）。

9. 订购信息与技术支持

CXSD61134A/B 采用 UDFN-6L (1.4×1mm) 封装，无铅、RoHS 合规，兼容 SnPb 或无铅焊接工艺。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计（原理图、BOM、PCB 布局）及 FAE 现场支持。