CXSD61324 6A/24V同步降压转换器
4.5V-24V输入 | 0.8V-15V可调输出 | 外置低侧MOSFET | 600kHz | 外部同步 | PGOOD

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61324 | 封装：WDFN-14L 4x3 或 SOP-8（Exposed Pad）

嘉泰姆电子（JTM-IC）推出的 CXSD61324 是一款同步降压DC/DC转换器，集成 45mΩ 高侧N-MOSFET，并内置低侧N-MOSFET的栅极驱动器，支持外接低侧功率MOSFET，可提供高达 6A 的连续输出电流。芯片输入电压范围 4.5V至24V，输出电压通过外部电阻分压器可调，范围为 0.8V至15V。电流模式控制提供快速瞬态响应，固定 600kHz 开关频率，并支持 300kHz至1.5MHz 的外部同步时钟输入，便于系统EMI优化。

CXSD61324 内置 内部补偿，兼容低ESR陶瓷输出电容，简化设计。芯片提供 可编程软启动（内部2ms）、逐周期过流保护、输入欠压锁定（UVLO）、输出欠压保护（打嗝模式） 和 过温保护（OTP）。芯片还集成了 功率良好指示（PGOOD） 开漏输出，便于系统时序监控。关断模式下功耗低于 3μA，适合电池供电系统。CXSD61324 提供 WDFN-14L（4×3mm） 和 SOP-8（Exposed Pad） 两种封装，是分布式电源系统、数字机顶盒、个人数字录像机、宽带通信设备以及平板电视/显示器等负载点（POL）调节的理想选择。

1. 主要特点与技术亮点

• 高效率同步整流：集成45mΩ高侧N-MOSFET，外接低侧N-MOSFET，无需外部肖特基二极管，效率高达95%。
• 宽输入电压范围（4.5V-24V）：兼容5V、12V、19V、24V等多种电源轨，适用于工业、通信和消费电子应用。
• 可调输出电压（0.8V-15V）：通过外部电阻分压器灵活设定，满足不同负载电压需求，反馈参考电压精度高。
• 电流模式控制：提供快速的负载瞬态响应，内部补偿简化设计，无需外部补偿元件。
• 600kHz固定开关频率：支持外部同步时钟（300kHz-1.5MHz），便于多相系统同步和EMI优化。
• 可编程软启动（2ms）：内部6nA电流源对内部15pF电容充电，抑制启动浪涌电流和输出电压过冲。
• 功率良好指示（PGOOD）：开漏输出（仅WDFN封装），当FB电压高于0.75V时指示正常，便于系统时序管理。
• 超低关断电流（<3μA）：EN拉低时进入关断模式，适合电池供电和低功耗系统。
• 保护功能：
  • 逐周期过流保护：检测高侧MOSFET电流（典型值10A），防止过流损坏。
  • 输入欠压锁定（UVLO）：上升阈值4.2V，下降阈值4.0V，迟滞防止误动作。
  • 输出欠压保护（打嗝模式）：FB低于0.4V时触发打嗝保护，自动重启，降低短路功耗。
  • 过温保护（OTP）：结温超过150°C时停止开关，温度下降约20°C后自动恢复。
• 外部自举二极管支持：在输入电压低于5.5V或占空比高于65%时，可外接自举二极管提升效率。
• 最大占空比90%：支持低压差运行。
• RoHS合规：无铅、无卤素，环保设计。

2. 引脚配置与功能描述

CXSD61324 提供 WDFN-14L（4×3mm） 和 SOP-8（Exposed Pad） 两种封装。WDFN封装包含PGOOD功能，SOP-8封装无PGOOD引脚。两者均需外接低侧N-MOSFET。

引脚封装图（WDFN-14L 和 SOP-8 Exposed Pad）

WDFN	SOP-8	引脚名称	功能描述
1	6	FB	反馈输入。通过外部电阻分压器设置输出电压，内部参考电压0.808V（典型值）。
2	—	PGOOD	功率良好指示输出（仅WDFN封装），开漏输出，需外接上拉电阻。FB高于0.75V时呈高阻抗。
3	7	EN/SYNC	使能控制/外部同步输入。高电平使能（2V-5.5V），低电平关断。可接受300kHz-1.5MHz外部时钟同步。
4,5,6	8	VIN	电源输入，4.5V-24V，需用22μF或更大电容去耦。
7	—	NC	无内部连接（SOP-8无此引脚）。
8,9,10	1	SW	开关节点，连接外部电感、低侧MOSFET和自举电容。
11	2	BOOT	自举引脚，连接1μF陶瓷电容至SW。
12	3	VCC	栅极驱动器偏置电源，用1μF X5R/X7R电容去耦。
13	4	BG	低侧栅极驱动输出，连接外部低侧N-MOSFET栅极。
14, 15 (Exposed Pad)	5, 9 (Exposed Pad)	GND	地。裸露焊盘必须焊接至大面积PCB铜箔并连接至地，以实现最大功耗散热。

3. 典型应用电路

CXSD61324 的典型应用电路包含输入电容、输出电容、电感、低侧MOSFET、自举电容、反馈电阻和VCC去耦电容。输入电容推荐22μF陶瓷电容，输出电容根据负载选择（推荐22μF×3）。低侧MOSFET需选用逻辑电平N-MOSFET（Qgs<50nC，RDS(ON)<30mΩ）。反馈网络由两个电阻构成分压器，参考下表推荐的元件值。芯片内部补偿简化了设计。

图2. 典型应用电路（WDFN-14L封装）

3.1 输出电压设定

输出电压通过外部电阻分压器设定，公式如下：

其中 VREF = 0.808V（典型值），R1 为连接至VOUT的上拉电阻，R2 为连接至GND的下拉电阻。下表提供了常用输出电压的推荐元件值。

VOUT (V)	R1 (kΩ)	R2 (kΩ)	L (μH)	COUT (μF)
1.2	62	127	1.5	22 × 3
1.8	62	50.5	1.5	22 × 3
2.5	62	30	2.2	22 × 3
3.3	62	20	2.2	22 × 3
5	93	18	2.8	22 × 3
8	120	13.5	3.6	22 × 3

4. 极限参数与电气特性

符号	参数	最小值	最大值	单位
VIN	电源输入电压	-0.3	26	V
VSW	SW引脚开关电压	-0.3	VIN+0.3	V
VSW (AC<20ns)	SW瞬态电压	-5	30	V
VBOOT - VSW	自举电压	-0.3	6	V
其他引脚	控制/逻辑引脚	-0.3	6	V
PD	功耗 (TA=25°C) WDFN-14L	—	1.667	W
PD	功耗 (TA=25°C) SOP-8 (Exposed Pad)	—	1.333	W
θJA	结到环境热阻 (WDFN-14L)	—	60	°C/W
θJA	结到环境热阻 (SOP-8 Exposed Pad)	—	75	°C/W
TJ	结温	—	150	°C
TSTG	存储温度	-65	150	°C
ESD (HBM)	人体模型	—	2	kV

参数	最小值	最大值	单位
输入电压 VIN	4.5	24	V
结温 TJ	-40	125	°C
环境温度 TA	-40	85	°C

参数	测试条件	典型值	单位
输入电压范围	—	4.5 – 24	V
反馈参考电压	—	0.808	V
关断电流	VEN = 0V	1	μA
静态电流	VEN=3V, VFB=1V	0.9	mA
开关频率	—	600	kHz
高侧导通电阻	—	45	mΩ
上管峰值电流限制	最小占空比	10	A
最大占空比	VFB = 0.6V	90	%
最小导通时间	VFB=1V	100	ns
UVLO 上升阈值	VIN 上升	4.2	V
UVLO 下降阈值	VIN 下降	4.0	V
EN 逻辑高电平	—	2.0	V
EN 逻辑低电平	—	0.4	V
PGOOD 阈值	FB 上升	0.75	V
软启动时间	—	2	ms

5. 工作原理与设计指导

5.1 基本工作原理

CXSD61324 采用 电流模式PWM控制架构。在每个开关周期，内部振荡器产生固定频率（600kHz）的时钟信号，触发高侧N-MOSFET导通。内部电流检测放大器监测高侧MOSFET的电流，当电流达到误差放大器输出设定的阈值时，高侧MOSFET关断，外部低侧N-MOSFET在栅极驱动器（BG）驱动下导通，直至下一个周期开始。误差放大器通过比较FB引脚上的反馈电压与内部0.808V参考电压，调整占空比，从而调节输出。电流模式控制提供快速的瞬态响应和逐周期电流限制。

5.2 内部补偿

CXSD61324 内置 内部补偿 网络，无需外部补偿元件，简化了设计并减少了BOM成本，适用于低ESR陶瓷输出电容。

5.3 软启动与使能控制

软启动由内部6nA电流源对内部15pF电容充电实现，典型软启动时间为2ms，有效抑制启动浪涌电流。EN引脚为高电平有效使能输入，EN拉低（<0.4V）时芯片进入关断模式，功耗低于3μA。EN拉高（>2V）时芯片启动。EN引脚还支持外部时钟同步功能。

5.4 外部同步与频率调节

EN/SYNC引脚可接受 300kHz至1.5MHz 的外部时钟信号，实现开关频率同步，便于多相系统设计或优化EMI性能。外部时钟占空比需在10%-90%之间。在同步模式下，芯片在软启动后锁定外部频率。

5.5 功率良好指示（PGOOD）

仅WDFN-14L封装提供PGOOD功能。PGOOD为开漏输出，需外接上拉电阻。当FB电压高于0.75V时，PGOOD呈高阻抗；当FB低于0.75V时，PGOOD被拉低。可用于系统上电时序监控和故障指示。

5.6 外部自举二极管

在BOOT和SW之间连接1μF陶瓷电容，为高侧MOSFET提供栅极驱动电压。当输入电压低于5.5V或占空比高于65%时，建议在BOOT引脚和外部5V电源之间添加外部自举二极管（如1N4148或BAT54），以提升效率。

5.7 保护功能

• 逐周期过流保护（OCP）：每个周期检测高侧MOSFET电流，超过电流限制阈值（典型值10A）时关断高侧MOSFET，防止过流损坏。
• 输入欠压锁定（UVLO）：上升阈值4.2V，下降阈值4.0V，迟滞防止误动作。
• 输出欠压保护（打嗝模式）：FB电压低于0.4V时触发打嗝保护，芯片关断一段时间后自动重启，降低短路功耗。
• 过温保护（OTP）：结温超过150°C时停止开关，温度下降约20°C后自动恢复。

5.8 外部低侧MOSFET选型

CXSD61324 需外接低侧N-MOSFET。重要参数包括：击穿电压（BV_DSS）> VIN(max)，阈值电压（VGS_TH）为逻辑电平（<5V），导通电阻（RDS(ON)）<30mΩ，总栅极电荷（Qg）<50nC。推荐型号：Si7114（Vishay）、A04474（Alpha & Omega）、FDS6670AS（Fairchild）、IRF7821（IR）。

5.9 电感选型

电感值影响纹波电流，计算公式为：

推荐的纹波电流为最大输出电流的24%（ΔIL = 0.24 × IMAX）。最大纹波电流出现在最高输入电压下。推荐电感值范围1.5μH至3.6μH，具体取决于输出电压。电感的饱和电流应高于峰值电流（IPEAK = ILOAD(MAX) + ΔIL/2），DCR尽可能低。

5.10 输入输出电容选型

输入电容：推荐使用10μF×2低ESR陶瓷电容，RMS电流计算公式：

最恶劣条件出现在VIN = 2×VOUT时，IRMS = IOUT(MAX) / 2。

输出电容：推荐使用22μF×3陶瓷电容，输出纹波电压估算：

6. PCB布局建议

对于CXSD61324，良好的PCB布局对性能和EMI至关重要，建议遵循以下原则：

• 输入电容就近放置：10μF×2输入陶瓷电容尽可能靠近VIN和GND引脚。
• SW走线短而宽：SW节点连接电感，走线应短而宽，敏感元件远离该走线。
• 低侧MOSFET靠近IC：外部低侧MOSFET应靠近SW和BG引脚，栅极驱动走线尽量短。
• 反馈网络靠近芯片：FB分压电阻靠近IC放置，反馈走线远离SW和电感。
• BOOT电容靠近IC：1μF自举电容紧靠BOOT和SW引脚。
• 裸露焊盘散热：Exposed Pad必须焊接至大面积地铜，并通过过孔连接内层地平面，以降低热阻。
• 主功率回路小环路：VIN → 高侧MOSFET → SW → 电感 → COUT → GND 的回路应尽量小。

7. 热设计考虑

CXSD61324 的最大功耗取决于封装热阻和布局。WDFN-14L在标准JEDEC 51-7四层板上的θJA为60°C/W，SOP-8（Exposed Pad）为75°C/W。在TA=25°C时，最大功耗分别为：

实际应用中需确保结温不超过125°C，建议在PCB上为裸露焊盘提供足够的铜箔面积和过孔以改善散热。

8. 订购信息与技术支持

CXSD61324 提供 WDFN-14L（4×3mm） 和 SOP-8（Exposed Pad） 两种封装，无铅、RoHS合规。嘉泰姆电子提供工程样品、评估板、参考设计及FAE技术支持。