CXSD61341A 高性能同步降压 DC-DC 转换器
12A 输出 | 3.5V-17V 宽输入 | 差分遥感 | ACOT 控制

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61341A | 封装：WQFN-21TL 3x4（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61341A 是一款高性能、同步降压 DC-DC 转换器，采用先进的 Advanced Constant On-Time（ACOT）控制架构，可提供高达 12A 的输出电流。芯片支持 3.5V 至 17V 的宽输入电压范围（使用外部 VCC 偏置时低至 2.7V），输出电压可调范围 0.6V 至 5.5V，内部基准电压 0.6V ±1%（-40°C 至 +150°C 结温范围），并集成了 差分远程电压检测（Remote Sense） 功能，可补偿 PCB 走线压降，实现极高的输出电压精度。

CXSD61341A 集成了低 RDS(ON) 功率 MOSFET（高侧 13.3mΩ，低侧 3.8mΩ）、高精度基准电压源和自举电路集成二极管，提供紧凑的 WQFN-21TL 3x4 封装。芯片支持 可编程开关频率（600kHz / 800kHz / 1000kHz），并可在 强制连续导通模式（FCCM） 和 脉冲跳跃模式（PSM） 之间灵活选择，在轻载时实现更高效率。CXSD61341A 提供 可编程谷值电流限制、输出快速放电模式（OQDM） 和全面的保护功能（OCP、OVP、UVP、UVLO、OTP），其中 OVP 采用 Latch-Off 保护，其他故障为 Non-Latch 并支持 Hiccup 恢复，适合高可靠性服务器、电信和 POL 电源应用。

1. 产品概述与市场定位

在服务器、存储设备、网络设备、电信基础设施以及高密度 POL 电源模块中，FPGA、ASIC 和处理器等负载对电源的瞬态响应、电压精度和功率密度要求日益严苛。CXSD61341A 作为一款 高性能同步降压 DC-DC 转换器，凭借 ACOT（Advanced Constant On-Time）控制架构，提供超快速的瞬态响应，同时保持近乎恒定的开关频率，简化 EMI 滤波器设计。

芯片的 宽输入电压范围（3.5V-17V） 使其能够适应 5V、12V 等标准总线电压，输出电压可调范围为 0.6V 至 5.5V，覆盖了从核心电压到 I/O 电压的广泛需求。CXSD61341A 的 可编程开关频率（600kHz / 800kHz / 1000kHz） 允许设计者在效率和尺寸之间灵活取舍，而 FCCM 和 PSM 模式 的切换则确保了从重载到轻载的全范围高效运行。特别地，芯片集成 差分远程电压检测（RGND 引脚），可精确补偿负载端与转换器输出端之间的 PCB 走线压降，确保大电流应用下的输出电压精度，是高性能处理器和 FPGA 供电的理想选择。

芯片集成了完整的保护功能，包括 可编程谷值电流限制、输出欠压保护（UVP） 带 Hiccup 恢复、输出过压保护（OVP） 锁存、输入欠压锁定（UVLO）、负电流限制 和 过温保护（OTP），确保系统在异常条件下安全运行。CXSD61341A 采用 WQFN-21TL 3x4（FC） 封装，热性能优异，适合高密度 PCB 布局。

2. 主要特点与技术亮点

• ACOT 控制架构：结合恒定导通时间控制和频率锁定环路，在实现超快瞬态响应的同时，保持开关频率在宽输入电压、负载和输出电压范围内几乎恒定，简化 EMI 滤波器设计。
• 0.6V 高精度基准：内部基准电压 0.6V，精度 ±1% 覆盖 -40°C 至 +150°C 结温范围，0°C 至 70°C 范围精度高达 ±0.5%，为输出电压提供高精度参考。
• 差分远程电压检测（RGND）：专用 RGND 引脚可连接负载端的接地回路，配合 FB 引脚实现远端电压采样，补偿 PCB 走线电阻引起的压降，特别适合大电流应用。
• 宽输入电压范围：支持 3.5V 至 17V 输入（使用外部 3.3V VCC 偏置时低至 2.7V），兼容 5V 和 12V 总线电压。
• 可编程开关频率：支持 600kHz、800kHz 和 1000kHz 三种频率选择，通过 MODE 引脚电阻配置，在效率和尺寸之间灵活取舍。
• FCCM 和 PSM 模式：强制连续导通模式（FCCM）满足严格电压调节精度要求；脉冲跳跃模式（PSM）在轻载时提高效率。
• 可编程谷值电流限制：通过 RLIM 引脚外接电阻设置谷值电流限制值，灵活适配不同输出电流需求。
• 保护机制（Non-Latch & Latch-Off）：OCP、UVP、UVLO、OTP 为非锁存，故障恢复后自动重启；OVP 为锁存，需重新上电 VCC 或 EN 恢复，增强系统安全性。
• 预偏置启动：当输出端存在残余电压时，芯片在软启动完成前禁止开关动作，实现平滑启动，避免反向电流冲击。
• 输出快速放电模式（OQDM）：在输出过压触发前主动放电，有效抑制电压过冲。
• 输出跟踪/外部参考：SS/TR 引脚支持跟踪外部电压信号或替代内部基准，满足复杂系统时序要求。
• 电源良好指示：PG 开漏输出提供电源状态指示，支持系统上电时序控制和故障监测。

3. 典型应用电路

CXSD61341A 的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、自举电容 CBOOT、反馈电阻分压网络（R1/R2）以及前馈电容 CFF（可选）。芯片的 VIN 引脚连接输入电源，SW 引脚连接电感，FB 引脚通过电阻分压网络设置输出电压，RGND 引脚连接负载端的接地端实现差分遥感，EN 引脚控制使能，PG 引脚提供电源状态指示。SS/TR 引脚外接电容可编程软启动时间，RLIM 引脚设置电流限制，MODE 引脚配置开关频率和工作模式。

图1. CXSD61341A 典型应用电路

4. 极限参数与电气特性

符号	参数	最小值	最大值	单位
VIN	电源输入电压	-0.3	18	V
VIN to SW	VIN 至 SW 电压	-0.3	18	V
VIN to SW（t ≤ 25ns）	VIN 至 SW（瞬态）	-4	25	V
VSW	SW 引脚电压	-0.3	18	V
VSW（t ≤ 25ns）	SW 引脚（瞬态）	-5	25	V
VBOOT	自举电压	-0.3	24	V
VBOOT - VSW	自举至 SW 电压	-0.3	6	V
VEN	使能引脚电压	-0.3	18	V
VCC	VCC 引脚电压	—	6	V
其他引脚	其他引脚电压	-0.3	6	V
TJ	结温	—	170	°C
TSTG	存储温度	-65	170	°C
ESD（HBM）	人体模型	—	2	kV

参数	最小值	最大值	单位
VIN（内部 VCC 偏置）	3.5	17	V
VIN（外部 3.3V VCC 偏置）	2.7	17	V
输出电压	0.6	5.5	V
外部 VCC 偏置电压	3.12	3.6	V
EN 电压	—	3.6	V
结温范围	-40	150	°C

参数	条件	典型值	单位
输入电压范围	内部 VCC 偏置	3.5 – 17	V
关断电流（ISHDN）	VEN = 0V	5	μA
非开关静态电流	VEN = 2V，非开关	1150	μA
内部基准电压（VREF）	-40°C 至 +150°C	0.6	V
内部基准精度	-40°C 至 +150°C	±1	%
内部软启动时间	Css1=Css2=22nF	1	ms
SS/TR 充电电流	VSS/TR = 0V	42	μA
高侧 RDS(ON)	VCC = 3V，TJ = 25°C	13.3	mΩ
低侧 RDS(ON)	VCC = 3V，TJ = 25°C	3.8	mΩ
电流限制电压阈值（VLIM）	谷值电流	1.2	V
开关频率（可编程）	MODE 引脚设置	600 / 800 / 1000	kHz
最小导通时间	—	50	ns
最小关断时间	—	210	ns
EN 上升阈值	—	1.22	V
EN 迟滞	—	200	mV
UVP 阈值	VREF 百分比	80	%
OVP 阈值	VREF 百分比	116	%
PG 上升阈值	VREF 百分比	91.5	%
热关断阈值	—	160	°C
热恢复迟滞	—	30	°C
负电流限制	谷值电流	-10	A

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61341A 采用 Richtek 专有的 Advanced Constant On-Time（ACOT）控制架构。在每个时钟周期开始时，内部高侧功率开关（HS-FET）导通一段由单稳态定时器确定的固定时间。HS-FET 关断后，低侧功率开关（LS-FET）导通。输出电容 ESR 产生的电压纹波与电感电流波形相似，通过反馈电阻网络与内部基准电压进行比较。当最小关断时间（210ns，最大）超时且电感电流低于电流限制阈值时，若反馈电压低于基准电压（0.6V，典型值），则再次触发导通。

为实现低 ESR 陶瓷输出电容的稳定工作，芯片在反馈基准电压上叠加内部斜坡信号，以模拟输出电压纹波。ACOT 架构提供 超快瞬态响应：当负载突然增加时，输出电压迅速下降，几乎立即触发新的导通周期，电感电流快速上升。同时，频率锁定环路（FLL）缓慢调整导通时间以补偿 MOSFET 和电感功率损耗，在不影响 COT 拓扑瞬态性能的前提下保持伪固定频率。

5.2 电源与偏置供电

VIN 引脚为内部 HS-FET 漏极供电，同时为内部 LDO 提供偏置电压。VCC 引脚输出内部 LDO 稳压后的 3V 电压，用于内部芯片偏置和 LS-FET 栅极驱动。HS-FET 栅极驱动由 BOOT 和 SW 引脚之间的浮动电源（CBOOT）提供，该电源通过内部同步二极管从 VCC 充电。此外，内部电荷泵确保 CBOOT 电压足以完全导通 HS-FET。为提高效率并限制 VIN 功耗，可在 VCC 引脚施加外部 3.3V 偏置电压（3.12V-3.6V）以绕过内部 LDO。需注意，VCC 引脚上的任何放电路径若拉电流超过内部 LDO 限流值，将导致 VCC 跌落至 UVLO 阈值以下，触发芯片关断。

5.3 使能、启动、关断与 UVLO

芯片集成 欠压锁定（UVLO）功能，监测内部 LDO 输出电压。当 VCC 低于 UVLO 阈值时，芯片关断。EN 引脚控制芯片的开启和关断：当 EN 电压高于导通阈值（VEN_R）时，芯片使能；当 EN 电压低于关断阈值（VEN_F）时，芯片关断。EN 引脚内部具有弱下拉电流，悬空时芯片保持关断状态。

在 VIN、EN 和 VCC 满足条件后，CXSD61341A 开始开关并启动软启动。内部软启动（1ms，典型值）限制输出电压上升斜率，防止启动时输入电流过大。如需更长的软启动时间，可在 SS/TR 引脚对地外接电容（Css1 接 RGND，Css2 接 AGND）。SS/TR 引脚源出 42μA 电流，在电容上产生电压斜坡。当外部软启动斜率慢于内部软启动时，输出电压由 SS/TR 引脚斜坡限制。软启动时间计算公式为：Css1(nF) + Css2(nF) = tss(ms) × 42(μA) / (0.6V × 91.5%)，其中 Css2 最小 22nF，Css1 范围为 22nF 至 220nF。

5.4 输出跟踪与外部参考

SS/TR 引脚可替代内部基准电压（VREF）或跟踪外部电源轨。FB 电压将跟踪 SS/TR 引脚上的外部电压信号（范围 0.3V-1.4V）。启动时需确保 SS/TR 引脚电压达到 600mV 或更高以实现正常操作。PG 功能在 SS/TR 电压超过 550mV 时激活，低于 500mV 时禁用。

5.5 预偏置启动

若启动前输出端存在残余电压，芯片在内部软启动斜坡高于反馈电压之前，禁止 HS-FET 和 LS-FET 开关。当软启动斜坡超过反馈电压后，开关开始，输出电压从预偏置电平平滑上升至目标调节值，避免反向电流冲击。

5.6 模式选择与开关频率

CXSD61341A 通过 MODE 引脚电阻配置 三种开关频率（600kHz / 800kHz / 1000kHz） 和 两种轻载工作模式（FCCM / PSM）。高频操作允许使用更小的电感和电容，降低 PCB 面积；低频操作则通过减少栅极电荷和开关损耗提高效率。MODE 引脚悬空时默认 600kHz PSM 模式。具体配置参见数据手册 MODE 引脚选择表。

5.7 轻载工作（PSM）

在轻载条件下，电感电流可降至零并变为负值。内部零电流检测电路通过 LS-FET RDS(ON) 检测电感电流，当电感电流降至零时关断 LS-FET，进入脉冲跳跃模式（PSM）。此时两个功率 MOSFET 均保持关断，输出电容向负载供电，直到反馈电压降至内部 VREF 以下。PSM 模式在轻载时保持高效率，而 FCCM 模式则满足严格电压调节精度要求。

5.8 BOOT UVLO

BOOT UVLO 电路确保 BOOT 电容电压在任何条件下均足以导通 HS-FET。当 BOOT 至 SW 电压低于 VBOOT_UVLO_F（2.3V，典型值）时，芯片开启 BOOT 再充电路径（120ns，典型值）为 BOOT 电容充电。

5.9 电源良好指示

PG 引脚为开漏输出，需外接上拉电阻。电源良好功能在软启动完成后激活，由反馈信号 VFB 控制。软启动期间 PG 被强制拉低，软启动结束后允许变高。当 VFB 上升至 PG 上升阈值（91.5% VREF）以上时，经过延时后 PG 变为高阻抗；当 VFB 下降至 80% VREF 以下或超过 116% VREF 时，PG 被拉低。

5.10 电流限制与保护机制

芯片提供 可编程谷值电流限制，通过 RLIM 引脚外接电阻设置。低侧 MOSFET 谷值电流限制通过测量 LS-FET 导通期间的电感电流实现。当电感电流超过谷值电流限制阈值时，导通单稳态定时器被禁止，直到电感电流降至限制值以下。输出欠压保护（UVP）在 VFB 低于 80% VREF 且持续 1μs 后触发，芯片进入 Hiccup 模式（关断 8.5ms，尝试恢复 2.4ms），故障移除后自动恢复。输出过压保护（OVP）在 VFB 超过 116% VREF 后触发，高侧 MOSFET 锁存关断，低侧 MOSFET 导通放电直到负电流限制（-10A）。负电流限制防止过大负电流流过 LS-FET。过温保护（OTP）在结温超过 160°C 时触发锁存，需温度下降 30°C 且重新上电恢复。UVP、OCP、UVLO 为非锁存，OVP 为锁存，这种组合为高可靠性系统提供了灵活的故障管理。

6. 基于 CXSD61341A 的服务器 POL 供电设计实例

设计目标：一款服务器主板，需要为 FPGA 核心（1.0V/10A）供电，输入来自 12V 电源总线，要求输出电压精度高（±2%），并支持差分遥感补偿走线压降。

• 系统配置：选用 CXSD61341A，VIN = 12V，VOUT = 1.0V，IOUT = 10A。开关频率选择 800kHz，MODE 引脚配置为 FCCM 模式以满足 FPGA 严格的电压调节要求。
• 电感选择：根据公式 L = VOUT × (VIN - VOUT) / (VIN × fsw × ΔIL)，取 ΔIL = 30% × 10A = 3A，计算得 L ≈ 0.33μH。选用 0.33μH/15A 饱和电流的低 DCR 功率电感（如 VLBU1007090T-R33L，DCR 0.18mΩ）。
• 输入电容：选用 22μF × 3 陶瓷电容 + 1μF 高频去耦电容（0402），靠近 VIN 引脚放置。输入电容耐压 25V，X7R 介质。
• 输出电容：选用 47μF × 6 陶瓷电容，ESR 极低，满足输出电压纹波要求（< ±30mV）。
• 电流限制设置：根据公式 RLIM(Ω) = VLIM / [GCS × (ILIM - ΔIL/2)]，VLIM = 1.2V，GCS = 20μA/A（依据数据手册），ILIM = 12A，计算得 RLIM ≈ 5.1kΩ。
• 差分遥感：RGND 引脚连接负载端的接地端，FB 引脚通过分压电阻连接负载端的 VOUT 检测点，实现远端电压采样，补偿 PCB 走线压降（约 10mV/A）。
• 前馈电容：CFF 约 470pF-1000pF，改善高占空比应用中的环路稳定性。
• 软启动：SS/TR 引脚外接 Css1=47nF（接 RGND），Css2=22nF（接 AGND），软启动时间约 1.5ms（tss = (Css1+Css2) × 0.6V × 91.5% / 42μA），降低启动浪涌电流。

7. PCB 布局建议

• 主功率回路：VIN、SW、电感、输出电容和 PGND 形成的回路应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：输入 MLCC 电容尽可能靠近 VIN 和 PGND 引脚。强烈建议在 VIN 引脚 10 和 PGND 引脚 11 之间放置 1μF/25V/0402 陶瓷电容。
• VCC 去耦电容：CVCC（≥1μF）尽可能靠近 VCC 引脚，耐压 ≥6.3V，0603 或 0805 封装。
• 自举电容：CBOOT（0.1μF-1μF）尽可能靠近 BOOT 和 SW 引脚，X5R 或更好介质，耐压 ≥10V。
• SS/TR 电容：Css1 从 SS/TR 到 RGND，Css2 从 SS/TR 到 AGND，尽可能靠近引脚。
• 反馈网络与差分遥感：FB 引脚的分压电阻（R1/R2）和前馈电容 CFF 应靠近 IC 放置，反馈走线应远离 SW 和 BOOT 等噪声节点。RGND 引脚应连接到负载端的接地端，确保 RGND 到负载地以及到本地主地的 PCB 走线等效阻抗小于 0.5Ω。
• SW 节点：SW 和 BOOT 为高频开关节点，走线面积尽可能小以降低 EMI。
• 地平面：使用 4 层或 6 层 PCB，提供大面积地平面。在 IC 下方 VIN 和 PGND 附近放置多个过孔，降低寄生电感并改善散热。AGND 和 PGND 应在 VCC 电容接地点单点连接。CSS、RMODE、RLIM 应通过短而直接的铜线连接到 AGND。
• 散热设计：芯片底部散热焊盘必须焊接至 PCB 地平面，通过多个热过孔连接至内层和底层地平面，有效降低 θJA。4 层 2oz 铜 PCB 可实现 θJA(EVB) ≈ 23.52°C/W。

8. 引脚封装图

CXSD61341A 采用 WQFN-21TL 3x4（FC） 封装，21 引脚，3mm × 4mm 尺寸，引脚间距 0.5mm，底部散热焊盘增强热性能。该封装适合高密度 PCB 布局，支持自动光学检测（AOI）和标准 SMT 工艺。

图2. CXSD61341A 引脚封装图（WQFN-21TL 3x4 FC）

9. 订购信息与技术支持

CXSD61341A 采用 WQFN-21TL 3x4（FC） 封装，无铅、RoHS 合规，支持 -40°C 至 +150°C 结温范围。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。