CXSD61362A/B/C/D/E 多相4相同步降压转换器 | 5A/相 | 3V-5.5V输入 | I2C可编程 | DVS - 嘉泰姆电子

CXSD61362A/B/C/D/E 多相4相同步降压转换器 | 5A/相 | 3V-5.5V输入 | I2C可编程 | DVS - 嘉泰姆电子

产品型号:CXSD61362A
产品类型:DC-DC转换器
产品系列:开关稳压器降压 (Buck) 转换器
产品状态:量产
浏览次数:10 次
加入收藏

产品简介

CXSD61362A/B/C/D/E 系列是高性能4相同步降压转换器,支持多相和单相配置,输入电压3V-5.5V,每相5A输出,最高20A峰值,I2C可编程输出电压0.4V-2.05V,支持动态电压缩放(DVS)、差分遥感、展频,采用WL-CSP-54B封装。嘉泰姆电子提供完整方案

技术参数

输入电压范围 (VIN)3V~5.5V
输出电压 (VOUT)0.4V~2.05V
输出电流 (IOUT)10A
工作频率2000kHz
转换效率95%
封装类型WL-CSP2.69x3.92-54(BSC)
Topology开关稳压器降压 (Buck) 转换器
Control methodDigital
Switching frequency300kHz~2000kHz
Protection过流/过压/过温
FeaturesACOT Control;Adjustable Soft-Start;Cycle-by-Cycle Current Limit;Enable Input;Fast Transient Response;I2C;Internal Compensation;OCP;OTP;OVP;Selectable (PSM or PWM);Stable with Ceramic Capacitor;UVP
Application开关稳压器
Operating temp-40℃~125℃
Precision±1%
Ext SyncNo
Ron HS (typ) (mOhm)22
Ron LS (typ) (mOhm)13
Iq (typ) (mA)0.33
InterfaceI2C
Current Limit (typ) (A)16
Number of Outputs3

产品详细介绍

CXSD61362A/B/C/D/E 多相4相同步降压转换器 | 5A/相 | 3V-5.5V输入 | I2C可编程 | DVS - 嘉泰姆电子

CXSD61362 系列 多相 4-相 同步降压转换器
5A/相 | 3V-5.5V 输入 | I²C 可编程 | DVS | 差分遥感

产品版本:Rev 1.0 | 更新日期:2026年8月 | 型号:CXSD61362A / B / C / D / E | 封装:WL-CSP-54B 2.69x3.92 (BSC)

嘉泰姆电子(JTM-IC)推出的 CXSD61362 系列 是高度集成的 4-相 同步降压转换器系列,支持多相和单相配置,提供五种灵活的组合选项(A:2+1+1相,B:1+1+1+1相,C:3+1相,D:4相,E:2+2相)。芯片支持 3V 至 5.5V 的输入电压范围,每相可提供 5A 输出电流,最高支持 20A 峰值电流,输出电压通过 I²C 接口 可编程为 0.4V 至 2.05V(3/4相配置为 0.4V 至 1.55V),并集成了低 RDS(ON) 功率 MOSFET(高侧 17mΩ,低侧 5mΩ),提供极为紧凑的 WL-CSP-54B 封装解决方案。

CXSD61362 系列采用专有的 Advanced Constant On-Time(ACOT) 控制架构,提供超快速瞬态响应,支持陶瓷输出电容。芯片集成 差分远程电压检测,确保重载下的输出电压精度。通过 I²C 接口(高达 3.4MHz) 可灵活配置输出电压、动态电压缩放(DVS)压摆率、软启动斜率等参数。芯片支持 自动相位增加/减少 功能,在轻载时自动关断部分相以提高效率,并具备 省电模式(PSM)强制连续导通模式(FCCM) 两种工作模式。CXSD61362 系列是家庭网关、光模块、机顶盒、存储系统和安防系统的理想电源解决方案。

核心优势: 4-相 同步降压 | 3V-5.5V 输入 | 5A/相 输出(最高 20A 峰值)| I²C 可编程输出 0.4V-2.05V | ACOT 超快瞬态响应 | 差分遥感 | 动态电压缩放(DVS)| 可编程压摆率 | 自动相位增减 | PSM/FCCM 可选 | 17mΩ/5mΩ MOSFET | 中断与故障检测 | 看门狗复位 | UVLO/OCP/OVP/UVP/OTP | WL-CSP-54B 封装 | 5 种配置可选。

1. 产品概述与市场定位

在家庭网关、接入点、光模块、机顶盒、OTT 设备、存储系统以及安防系统中,FPGA、ASIC、DSP 和低功耗处理器等负载对电源的瞬态响应、电压精度和功率密度要求日益严苛。CXSD61362 系列作为一款 高度集成的 4-相 同步降压转换器,凭借 ACOT 控制架构多相交错技术,提供超快速的瞬态响应、低输出纹波和高效率,同时 I²C 可编程 功能为系统设计提供了极大的灵活性。

芯片的 宽输入电压范围(3V-5.5V) 使其兼容 3.3V 和 5V 电源总线,输出电压可编程范围为 0.4V 至 2.05V,覆盖了从低压核心电压到 I/O 电压的广泛需求。CXSD61362 系列的 5 种配置选项(A/B/C/D/E)允许设计者根据负载需求选择最优的相数组合,在成本和性能之间取得最佳平衡。 差分远程电压检测 确保了重载下的输出电压精度,而 动态电压缩放(DVS) 功能则支持根据负载动态调整输出电压,优化系统功耗。

芯片集成完整的保护功能,包括 输入欠压锁定(UVLO)逐周期高侧/低侧电流限制输出欠压保护(UVP)(可配置 Hiccup 或 Latch)、输出过压保护(OVP)过温保护(OTP),确保系统在异常条件下安全运行。CXSD61362 系列采用 WL-CSP-54B 2.69x3.92(BSC) 封装,超小尺寸适合高密度 PCB 布局。

2. 产品型号配置与对比

CXSD61362 系列提供五种工厂预配置型号,以满足不同的输出通道和相数需求:

型号输出通道相位配置典型开关频率I²C 可编程输出电压范围封装
CXSD61362A3 路2+1+1 相2MHz0.4V 至 2.05VWL-CSP-54B
CXSD61362B4 路1+1+1+1 相2MHz0.4V 至 2.05VWL-CSP-54B
CXSD61362C2 路3+1 相2.2MHzVout1: 0.4V-1.55V
Vout2: 0.4V-2.05V
WL-CSP-54B
CXSD61362D1 路4 相2.2MHz0.4V 至 1.55VWL-CSP-54B
CXSD61362E2 路2+2 相2MHz0.4V 至 2.05VWL-CSP-54B

3. 主要特点与技术亮点

5A/相 输出最高 20A 峰值电流
4-相 配置A/B/C/D/E 五种灵活选项
I²C 可编程输出电压、压摆率、模式
ACOT 控制超快瞬态响应
差分遥感高精度输出电压
DVS 功能动态电压缩放
自动相位增减轻载高效
低 RDS(ON)高侧 17mΩ / 低侧 5mΩ
  • ACOT 控制架构:专有的 Advanced Constant On-Time 控制,提供超快瞬态响应,支持陶瓷输出电容,简化补偿设计。
  • 多相交错技术:2-相 180°、3-相 120°、4-相 90° 交错,有效降低输入/输出纹波。
  • I²C 可编程(高达 3.4MHz):输出电压(0.4V-2.05V,8-bit 分辨率)、DVS 压摆率、软启动斜率、工作模式(FCCM/PSM)均可通过 I²C 配置。
  • 差分远程电压检测:VOUT 和 RTN 引脚差分采样,补偿 PCB 走线压降,确保重载下输出电压精度。
  • 动态电压缩放(DVS):每路输出支持两个独立可编程电压寄存器(DVS0/DVS1),可通过软件或外部 VSEL 引脚切换,压摆率可编程。
  • 自动相位增加/减少:在 Auto 模式下,根据负载电流自动增加或减少工作相数,优化全负载范围效率。
  • 省电模式(PSM):轻载时自动降低开关频率,提高轻载效率;FCCM 模式满足严格电压调节精度要求。
  • 看门狗复位功能:WDOG_RST 引脚可将输出电压复位至出厂默认值,防止系统挂起。
  • 中断与故障检测:INT 引脚和状态寄存器实时报告 UVLO、过温、OCP、OVP、UVP 等故障事件,支持中断屏蔽。
  • 全面保护:输入欠压锁定(UVLO)、逐周期高侧/低侧电流限制、输出欠压保护(UVP)可配置 Hiccup/Latch、输出过压保护(OVP)、过温保护(OTP)。

4. 典型应用电路

CXSD61362 系列的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、以及 I²C 上拉电阻。芯片的 PVIN_A/B/C/D 引脚分别连接各相输入电源,SW_A/B/C/D 引脚连接对应功率电感,PGND_A/B/C/D 为各相功率地。VOUTx 和 RTNx 引脚用于差分远程电压检测,VSELx 引脚用于外部 DVS 控制,SCL/SDA 为 I²C 接口,EN 为总使能引脚,INT 为中断输出,WDOG_RST 为看门狗复位输入。

典型应用电路
图1. CXSD61362 系列典型应用电路(以 CXSD61362D 4-相 为例)

5. 极限参数与电气特性

极限参数(Absolute Maximum Ratings)
符号参数最小值最大值单位
PVIN_x电源输入电压-0.36V
SW_x开关节点电压-0.37.3V
SW_x(t ≤ 20ns)开关节点瞬态-19.5V
其他引脚其他引脚电压-0.36V
TJ结温150°C
TSTG存储温度-65150°C
ESD(HBM)人体模型2kV
推荐工作条件
参数最小值最大值单位
VIN 输入电压35.5V
输出电压(1/2相配置)0.42.05V
输出电压(3/4相配置)0.41.55V
结温范围-40125°C
关键电气特性(TJ = -40°C 至 125°C,典型值,VIN = 3.7V)
参数条件典型值单位
输入电压范围3 – 5.5V
关断电流(ISHDN)EN = 0V0.1μA
1相静态电流(ISLP_1ph)非开关100μA
2相静态电流(ISLP_2ph)非开关130μA
3相静态电流(ISLP_3ph)非开关160μA
4相静态电流(ISLP_4ph)非开关190μA
UVLO 上升阈值VIN 上升2.7V
UVLO 迟滞300mV
开关频率(A/B/E)FCCM,VOUT=1V2MHz
开关频率(C/D)FCCM,VOUT=1V2.2MHz
高侧 RDS(ON)VIN = 5V17
低侧 RDS(ON)VIN = 5V5
高侧电流限制(每相)8A
低侧电流限制(每相)7A
低侧负电流限制(每相)FCCM3.5A
VOUT DC 精度(FCCM)0.6V ≤ VOUT ≤ 2.05V±1.5%
VOUT DC 精度(Auto)VOUT = 1V±2.5%
最小导通时间40ns
最小关断时间90ns
UVP 触发阈值VREF 百分比50%
OVP 触发阈值VREF 百分比133%
EN 上升阈值1.2V
EN 下降阈值0.4V
热关断阈值160°C
热恢复迟滞40°C

6. 工作原理与设计指导

6.1 ACOT 控制与多相交错

CXSD61362 系列采用 Advanced Constant On-Time(ACOT) 控制架构。在每个时钟周期开始时,内部高侧开关(HSFET)导通一段由单稳态定时器确定的固定时间。HSFET 关断后,低侧开关(LSFET)导通。输出电压通过 VOUT 和 RTN 引脚差分采样,与内部参考电压比较产生误差信号,经内部补偿后与内部斜坡比较,决定是否触发新的导通周期。ACOT 架构提供 超快瞬态响应,当负载突然增加时,输出电压迅速下降,几乎立即触发新的导通周期。

在多相操作中,芯片采用 相位交错控制:2-相 180° 交错,3-相 120° 交错,4-相 90° 交错,有效降低输入/输出纹波。同时,电流平衡控制 确保各相均匀分担负载电流,防止单相过载。

6.2 使能、启动与软启动

芯片通过 EN 引脚实现总使能控制。当 EN 为高电平时,芯片启动,内部数字电路完成初始化(约 270μs),随后 I²C 接口就绪(约 500μs)。每路输出的 软启动斜率 可通过寄存器独立编程(1.25mV/μs、2.5mV/μs、5mV/μs、10mV/μs),有效限制启动浪涌电流。芯片支持 软件使能(通过寄存器 ENDVSx)和 外部 EN 引脚使能 两种方式,并支持可编程的启动/关断延时。

6.3 动态电压缩放(DVS)

每路输出支持两个独立可编程的电压寄存器(DVS0 和 DVS1),可通过 软件(寄存器 0x52[1:0])或 外部 VSEL 引脚 进行切换。DVS 压摆率(上升/下降)可独立编程(0.5mV/μs 至 16mV/μs,步进可选)。在 DVS 转换期间,芯片自动进入 FCCM 模式并保持 100μs,以确保稳定转换。DVS 下降时,输出电压在目标电压的 123% 以内以避免触发 OVP。

6.4 工作模式选择

每路输出可独立配置为 强制连续导通模式(FCCM)自动省电模式(Auto Mode)。FCCM 模式在所有负载下保持恒定开关频率,满足严格电压调节精度要求。Auto 模式在轻载时自动降低开关频率(零电流检测),提高轻载效率,并支持 自动相位增加/减少,根据负载电流动态调整工作相数。

6.5 保护机制

  • 逐周期电流限制:HSFET 和 LSFET 均具备逐周期电流限制。HSFET 峰值电流限制(每相 8A),LSFET 谷值电流限制(每相 7A),LSFET 负电流限制(FCCM 模式下 3.5A)。
  • 输出欠压保护(UVP):VOUT 低于 50% VREF 时触发,可配置为 Hiccup(自动重启)或 Latch(需重新上电)。
  • 输出过压保护(OVP):VOUT 超过 133% VREF 时触发,关断 HSFET 和 LSFET,直到 VOUT 降至 125% VREF 以下。
  • 过温保护(OTP):结温超过 160°C 时关断,温度下降 40°C 后自动恢复。

7. 基于 CXSD61362D 的 FPGA 核心供电设计实例

设计目标:一款光模块中的 FPGA 核心供电,需要 1.0V/12A 输出,输入来自 3.3V 电源总线,要求高效率、低纹波和快速瞬态响应。

  • 系统配置:选用 CXSD61362D(4-相 单输出),VIN = 3.3V,VOUT = 1.0V,IOUT = 12A。4 相配置,每相约 3A,开关频率 2.2MHz。I²C 配置输出电压 1.0V,FCCM 模式以获得最佳瞬态性能。
  • 电感选择:选用 0.22μH/6A 饱和电流的功率电感(如 DFE201610E-R24M),每相 1 颗。
  • 输入电容:选用 10μF × 4 陶瓷电容 + 1μF × 2 去耦电容,靠近 PVIN 引脚。输入电容耐压 10V,X7R 介质。
  • 输出电容:选用 22μF × 8 陶瓷电容,每相约 2 颗,满足纹波和瞬态要求。
  • I²C 配置:设置 Buck1_DVS0CFG1 = 0x78(1.0V),Buck1_DVS0CFG0 = 0x20(FCCM 模式),Buck1_SLEWCTRL = 0x00(10mV/μs 软启动)。
  • 瞬态性能:4-相 配置在 0.01A 至 10A 负载阶跃下,输出瞬态 ±50mV(典型值),满足 FPGA 核心供电要求。
设计支持: 嘉泰姆电子提供 CXSD61362 系列评估板、参考设计(原理图、BOM、PCB 布局)及 FAE 技术支持,助力工程师快速完成产品开发。

8. PCB 布局建议

  • 主功率回路:PVIN、SW、电感和 PGND 形成的回路应尽可能短而宽,减少寄生电感和电阻。每相的功率回路应尽量对称布置。
  • 输入电容放置:高频去耦电容尽可能靠近 PVIN 引脚,X7R 介质,推荐 0603 封装。
  • 输出电容放置:输出电容靠近 VOUT 和 RTN 引脚,反馈采样点应在输出电容之后,远离 SW 节点。
  • 差分遥感走线:VOUT 和 RTN 走线应成对并行,从负载端引出,远离噪声源,推荐使用差分走线方式。
  • SW 节点:SW 为高频开关节点,走线面积尽可能小,减少辐射和耦合。
  • 地平面:使用 4 层或 6 层 PCB,提供大面积地平面。在 IC 下方 PVIN 和 PGND 附近放置多个过孔,降低寄生电感并改善散热。至少放置 40 个热过孔。
  • I²C 走线:SCL/SDA 上拉电阻推荐 10kΩ,走线远离功率噪声源。
  • 散热设计:芯片底部焊盘必须焊接至 PCB 地平面,通过多个热过孔连接至内层和底层地平面,有效降低 θJA。4 层 1oz 铜 PCB 可实现 θJA(EVB) ≈ 35.2°C/W。

9. 引脚封装图

CXSD61362 系列采用 WL-CSP-54B 2.69x3.92(BSC) 封装,54 球,2.69mm × 3.92mm 尺寸,球间距 0.4mm。该超小封装适合高密度 PCB 布局,支持标准 SMT 工艺。

引脚封装图
图2. CXSD61362 系列引脚封装图(WL-CSP-54B 2.69x3.92 BSC)

10. 订购信息与技术支持

CXSD61362 系列提供 WL-CSP-54B 2.69x3.92(BSC) 封装,无铅、RoHS 合规,支持 -40°C 至 +125°C 结温范围。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持,包括评估板、参考设计和 FAE 现场支持。

用户评论

共有条评论
用户名: 密码:
验证码: 匿名发表