CXAC85297 集成660V MOSFET反激式PWM驱动芯片
电流模式控制 · 恒功率输出 · 多模式PWM/PFM · 25-33W快充适配器方案

更新时间：2026年4月 | 产品型号：CXAC85297 | 嘉泰姆电子 (JTM-IC)

嘉泰姆电子（JTM-IC）推出的CXAC85297 是一款高集成度、高效率、低待机功耗的电流模式PWM控制芯片，适用于全电压范围 90~265VAC 输入的反激式变换器应用。芯片内部集成了 660V 高压 MOSFET、高压启动电路，支持 CCM 和 DCM 工作模式。重载下芯片工作于 65kHz 固定开关频率，中等负载时由 FB 反馈电压信号控制内部振荡器工作于降频模式，减小系统开关损耗。轻载和空载时工作于跳频模式，进一步降低系统开关损耗，使待机功耗小于 75mW。CXAC85297 通过内部分段软驱动电路结构，并加入频率调制技术，可以达到优异的 EMI 性能。芯片内置有斜坡补偿电路，以改善系统的稳定性，避免次谐波振荡。系统的跳频频率设置在 22kHz 以上，可以避免轻载音频噪声。精准的原边恒功率控制算法，轻松满足 QC 快充对输出功率曲线的要求。CXAC85297 内置多种保护，包括逐周期限流，输出短路保护，输出过压和欠压保护，VCC 过压和欠压保护，过温保护等，以及较低的输出短路功耗使系统更加安全可靠。采用 ASOP-6 封装，满足 MSL-3 潮敏等级，特别适用于 QC 快充充电器、高效率反激式 AC/DC 适配器以及 AC/DC 辅助电源。

1. 产品概述与技术优势

CXAC85297 是一款高性能电流模式 PWM 反激控制器，集成了 660V/3.9A 高压功率 MOSFET，导通电阻 RDS(on) 典型值 0.67Ω（VGS=10V, ID=1.5A）。内部集成高压启动电路，无需外部启动电阻，可显著降低空载功耗。支持 CCM/DCM 混合工作模式：低压输入下 CCM 模式降低初/次级电流有效值，提高效率；高压输入下 DCM 模式降低开关损耗和二极管反向恢复电流，优化 EMI。芯片采用多模式 PWM/PFM/Burst 控制：满载 65kHz 固定频率，中载降频至 23.7kHz PFM，轻载进入跳频模式，待机功耗 <75mW，满足六级能效标准。内置频率调制（±10kHz 峰峰值）和分段软驱动，显著降低传导和辐射 EMI。精准的原边恒功率控制算法，使输出功率不随输入电压变化，特别适合 QC 快充的宽电压输出应用。保护功能齐全：逐周期限流、输出短路/过压/欠压、VCC 过压/欠压、过温保护等。ASOP-6 封装体积小、适合自动化贴片，是 18-33W 快充适配器的理想选择。

2. 主要特点与技术亮点

• 内部集成 660V 高压 MOSFET，连续漏极电流 3.9A，RDS(on) 0.67Ω 典型值
• 集成高压启动电路，无需外部启动电阻，待机功耗 <75mW@230VAC
• 多模式控制：满载 65kHz PWM，中载降频至 23.7kHz PFM，轻载跳频模式
• 频率调制技术（±10kHz 峰峰值），分段软驱动，优化 EMI 性能
• 支持 CCM 和 DCM 工作模式，内置斜坡补偿避免次谐波振荡
• 精准的原边恒功率控制，全电压范围输出功率恒定，适合快充
• 内置软启动（4ms），减小启动电流和电压应力
• 完备保护：逐周期限流（OCP），输出短路保护（SCP），输出过压/欠压保护，VCC 过压/欠压保护，过温保护（OTP）
• ASOP-6 封装，DRAIN 引脚辅助散热，节省 PCB 面积
• 跳频频率 >22kHz，无音频噪声

3. 引脚封装与说明

CXAC85297 采用 ASOP-6 封装，引脚定义如下表，底部具有散热焊盘但电气上为 DRAIN 的一部分。

图2. CXAC85297 引脚封装图 (ASOP-6)
[ 封装外形示意图 ] 详细机械尺寸参见数据手册，底部散热焊盘与 DRAIN 电气相连。

4. 典型应用电路原理图

图1. CXAC85297 典型反激应用电路（支持恒功率快充）
电路组成：输入整流滤波 → 变压器初级连接 DRAIN 引脚 → VCC 电容接 VCC/GND → FB 引脚接光耦集电极，光耦发射极接地 → CS 电阻采样原边电流 → DEM 引脚经分压电阻接辅助绕组 → 输出整流滤波。集成高压启动无需启动电阻。外围元件精简，支持恒功率输出，适合 QC2.0/3.0 快充设计。

5. 极限参数与电气特性（工程师必读）

下表为 CXAC85297 的极限参数，设计时需确保不超过最大值。工作结温范围-40℃~150℃。

极限参数表

关键电气参数 (Ta=25℃, VCC=18V)

6. 工作原理与核心技术深度解析

高压启动与 VCC 供电

CXAC85297 内部集成高压启动电路，通过 DRAIN 引脚对 VCC 电容充电。上电后当母线电压达到漏极启动电压（40V）时，内部电流源以典型 110μA 对 VCC 电容充电，当 VCC 电压达到 14V 时芯片开始工作，高压启动电路关闭。VCC 电容建议使用 4.7μF~22μF 电解电容，并在靠近 VCC/GND 引脚处并联 0.1μF 陶瓷电容以提高抗干扰能力。正常工作后，辅助绕组经整流滤波为 VCC 提供持续供电。当 VCC 下降至 6.4V（欠压保护点）时，芯片停止开关并重新启动高压启动过程。

多模式控制（PWM/PFM/Burst）

芯片根据 FB 电压自动调整工作模式：重载时固定 65kHz PWM 模式；负载减轻，FB 电压降低至绿色模式阈值（约 1.8V），进入 PFM 降频模式，开关频率从 65kHz 线性降至 23.7kHz，降低开关损耗；极轻载时进入跳频模式：当 FB 电压降至 1.1V 以下时芯片停止开关，输出电压下降导致 FB 电压回升至 1.2V 以上时恢复开关，如此间歇工作，平均开关频率约 23.7kHz，待机功耗低于 75mW。跳频频率设定在 22kHz 以上，有效避免音频噪声。

电流模式控制与斜坡补偿

CS 引脚外接采样电阻 RCS，将原边峰值电流转换为电压送入芯片，与 FB 引脚设定的阈值比较，实现逐周期限流。内置 300ns 前沿消隐时间，防止开通尖峰误触发。当占空比大于 50% 时，内置斜坡补偿电路在电流采样信号上叠加斜坡电压，避免次谐波振荡，确保 CCM 模式稳定性。

恒功率输出与输入线电压补偿

由于功率管关断延迟，高压输入时实际限流值会偏高，导致高压输入输出功率大于低压输入。CXAC85297 通过检测导通时间对限流阈值进行补偿：开通时间越长（低压输入），限流阈值越高；开通时间越短（高压输入），限流阈值越低。补偿后全电压范围内输出功率基本恒定（最大 25W 适配器/33W 开放式）。改变 CS 电阻可调节恒功率点，设计者可根据目标功率选择 RCS。

输出过压/欠压保护（DEM 引脚）

DEM 引脚通过分压电阻连接至辅助绕组，实时检测输出电压。当 DEM 电压高于 2.4V 并持续 8 个开关周期时，触发输出过压保护；当 DEM 电压低于 0.725V 并持续 32ms 时，触发输出欠压保护。此功能可有效防止因反馈回路异常导致的输出电压失控，也适用于快充应用中，当输出电压低于协议芯片操作电压前停止开关，避免电流失控。

频率调制与 EMI 优化

芯片内部振荡频率以 65kHz 为中心，叠加 ±10kHz 的三角波调制（调制速率 1kHz），将能量分散到较宽的频带上，降低峰值谐波能量。同时采用分段软驱动技术，逐级驱动功率管，减缓 dv/dt 和 di/dt，进一步改善 EMI 性能，简化滤波器设计。

7. 基于 CXAC85297 的 25W QC 快充设计实例

目标规格：全电压输入 90-265VAC，输出 5V/3A / 9V/2.5A / 12V/2A（最大 25W），支持 QC2.0/3.0 协议。设计步骤简述：

• 输入电容： 全电压输入取 2-3μF/W，选用 47μF/400V 电解电容。
• 反射电压 VOR： 选取 100V，匝比 N = VOR / (VOUT+VD)，取最高输出电压 12V 计算：N = 100 / (12+0.6) ≈ 7.94，取 N=8。
• 最低母线电压 VDC_MIN： 按公式估算约为 80V，最大占空比 D = VOR/(VDC_MIN+VOR) ≈ 0.56。
• 初级峰值电流： 芯片最大限流阈值 Vcs_PK=0.95V，选取 RCS=0.39Ω，则峰值电流 IPK=0.95/0.39≈2.44A。
• 初级电感量： 按临界导通模式设计，LP = (VDC_MIN*D) / (2*IPK*fs) = (80*0.56)/(2*2.44*65k) ≈ 141μH，考虑公差取 150μH。
• 变压器匝数： 选用 EE19 磁芯（Ae=0.23cm²），BMAX=0.28T，NP = LP*IPK/(BMAX*Ae) = 150e-6*2.44/(0.28*0.23e-4) ≈ 57 匝，NS_max = NP/N ≈ 57/8≈7.1 匝，取 7 匝（12V 绕组），辅助绕组取 5 匝（为 VCC 供电）。
• 钳位电路： RCD 吸收，VCLAMP 取 2*VOR=200V，漏感按 5% 估算，R1≈100kΩ，C1≈10nF。
• 输出滤波： 输出电容根据电压等级选择，12V 输出时使用 680μF/16V 低 ESR 电容。
• DEM 分压： 设定输出过压保护点高于最高输出电压 20%，取 R1=100kΩ，R2=10kΩ。

8. PCB Layout 专业建议（ASOP-6 散热与 EMI 优化）

• VCC 电容： 主 VCC 电解电容靠近芯片 VCC/GND，同时必须在 VCC 和 GND 引脚间并联 0.1μF 陶瓷电容，且贴近芯片放置，以提高抗 ESD 能力。
• CS 电阻与地线： CS 电阻应紧靠芯片 CS 引脚和 GND 引脚，采样电阻的地线直接回到芯片 GND（开尔文接法），避免与功率地共用长走线。
• FB 信号线： FB 引脚连接光耦集电极，走线应短且远离变压器、DRAIN 高频节点。光耦发射极单点接芯片 GND。
• DEM 分压电阻： DEM 引脚外接分压电阻应靠近芯片放置，走线远离高压开关节点，可并联 100pF 小电容滤除噪声。
• 高频功率环路： 母线电容正 → 变压器初级 → DRAIN（引脚6-8） → 内部 MOSFET → GND → 母线电容负的环路面积最小化。DRAIN 引脚应直接与变压器初级绕组连接，铜皮适当加宽以利于散热但不宜过大，避免 EMI 辐射。
• 散热设计： ASOP-6 封装主要通过 DRAIN 引脚散热，应在 DRAIN 引脚处加大铜皮面积，并可延伸至空余区域。对于 25W 以上应用，建议使用双面覆铜并加大过孔辅助散热。
• Y 电容与 ESD： Y 电容置于初级输入电容正端和次级地之间，ESD 放电针直接跨接初级大电容正和次级地，远离控制电路。
• 辅助绕组地： 辅助绕组的地应单独连接到母线电容负端，不得与其他信号地共用长走线。