CXAC85300D 集成700V MOSFET反激式开关电源驱动芯片
脉冲数控制 · 无需环路补偿 · 高压自供电 · 7-15W小功率应用

更新时间：2026年4月 | 产品型号：CXAC85300D (SOP-7/DIP-7) | 嘉泰姆电子 (JTM-IC)

嘉泰姆电子（JTM-IC）推出的CXAC85300D 是一款高性能、高集成度、低待机功耗的开关电源驱动芯片，适用于全电压范围 85~265VAC 输入的反激式变换器应用。芯片内部集成了 700V 高压 MOSFET、高压启动和自供电电路、电流采样电路。采用创新的脉冲数控制技术，无需外部环路补偿电路，具有极高的环路带宽和快速的动态响应，开机无输出过冲。132kHz 开关频率有效减小变压器体积，内置频率调制技术改善 EMI 性能。高集成度和优化的控制技术极大地减少了外围器件数量，节省系统成本和体积，同时提高可靠性。CXAC85300D 提供了完备的保护功能：输出短路保护、输出过压保护、输出过载保护、反馈开路保护、逐周期限流、过温保护，并且增加了输入过压和欠压保护，有效保护功率 MOSFET。提供 SOP-7 和 DIP-7 两种封装，SOP-7 适合高密度自动贴装，DIP-7 便于手工样机制作且爬电距离更长，MOSFET 源极（GND 引脚）作为散热管脚，可较好地利用 PCB 散热而不影响 EMI 性能。

1. 产品概述与技术优势

CXAC85300D 是一款专为小功率反激电源优化的高集成度芯片。它集成了 700V/0.91A（脉冲 1.71A）高压功率 MOSFET，导通电阻 RDS(on) 典型值 11Ω。内部集成高压启动和自供电电路，无需辅助绕组即可工作（空载功耗 < 150mW），增加辅助绕组后空载功耗可低至 50mW。脉冲数控制根据负载情况调整开关脉冲密度，同时内部自适应调节电流限流点（最大限流点典型 350mA），使得全负载范围效率优化，轻载不会进入音频噪声区。132kHz 开关频率配合 ±4kHz 抖频（1kHz 调制速率）显著降低 EMI 滤波成本。由于无需外部环路补偿，设计极为简单，动态响应优异，输出电压不会出现过冲。SOP-7 封装节省 PCB 面积，DIP-7 封装提供更好的散热和隔离性能，是家电辅助电源、白色家电待机电源的理想选择。

2. 主要特点与技术亮点

• 内部集成 700V 高压 MOSFET，漏极连续电流 0.91A，脉冲电流 1.71A
• 集成高压启动和自供电电路，无需辅助绕组即可工作
• 脉冲数控制技术，无需外部环路补偿，动态响应极快，无输出过冲
• 开关频率 132kHz，可减小变压器体积；内置频率调制（±4kHz @1kHz）改善 EMI
• 低待机功耗：自供电模式 <150mW@230VAC，辅助供电模式 <50mW@230VAC
• 内置软启动（192个开关周期），减小启动电流尖峰
• 内置输入欠压保护（Brown-in，85Vdc）和输入过压保护（漏极检测，600V 阈值）
• 完备保护：输出短路/过载/反馈开路保护（自动重启），输出过压保护（通过 VCC 电流检测），逐周期限流，过温保护（145℃ 关断，70℃ 迟滞）
• 提供 SOP-7 和 DIP-7 两种封装，GND 引脚（MOSFET 源极）可用于大面积铺铜散热

3. 引脚封装与说明（占位图）

CXAC85300D 提供 SOP-7 和 DIP-7 两种封装，引脚定义一致。下表为通用引脚描述，其中 GND（源极）为散热引脚，需大面积覆铜。

图2. CXAC85300D 引脚封装图 (SOP-7 及 DIP-7)
[ 封装外形示意图 ] SOP-7 尺寸：本体宽 3.9mm，引脚间距 1.27mm；DIP-7 尺寸：本体宽 6.35mm，引脚间距 2.54mm。详细机械尺寸参见数据手册。

4. 典型应用电路原理图

图1. CXAC85300D 典型反激应用电路
电路组成：输入整流滤波 → 变压器初级连接 DRAIN 引脚 → VCC 引脚外接 0.1μF 电容到地 → FB 引脚连接光耦集电极，光耦发射极接地 → 输出整流滤波。可选择增加辅助绕组供电以降低空载功耗。外围元件极少，无需电流采样电阻和环路补偿网络。

5. 极限参数与电气特性（工程师必读）

下表为 CXAC85300D 的极限参数，设计时需确保不超过最大值，以免损坏芯片。工作结温范围-40℃~150℃，SOP-7 封装注意热阻（θJA=129℃/W），DIP-7 封装热阻较低（θJA=80℃/W）。

极限参数表

关键电气参数 (Ta=25℃, VCC=5.8V)

6. 工作原理与核心技术深度解析

高压启动与自供电

系统上电后，当母线电压达到最小漏极启动电压（50V）时，内部高压电流源开始对 VCC 电容充电。当 VCC 达到 4.9V 时，芯片检测漏极电压是否高于 Brown-in 阈值（85V），满足后继续充电至 VCC_ON（5.8V），芯片开始工作。正常工作期间，自供电电路在 MOSFET 关断期间通过 DRAIN 引脚对 VCC 电容充电并稳压到 5.8V，无需辅助绕组即可维持运行，此模式空载功耗小于 150mW。若需超低待机功耗，可增加辅助绕组供电，当辅助供电电流超过芯片所需时，高压供电电路自动关闭，空载功耗可降至 50mW 以下。

脉冲数控制（Pulse Number Control）

传统 PWM 控制器通过调整占空比调节输出，而 CXAC85300D 采用脉冲数控制：在每个时钟周期上升沿，比较流出 FB 引脚的电流与阈值电流 IFB_DIS（-115μA）。当 FB 电流小于阈值时，该周期开通 MOSFET；反之跳过该周期。一旦周期内开通，便由内部限流或最大占空比决定关断时刻。负载越重，光耦电流越小，FB 电流越小，开关脉冲密度越高；负载越轻，跳过周期越多。同时芯片内部根据脉冲密度自动调节电流限流点（ILIMIT_MAX 从 40% 到 100% 多档可调），使得轻载时有效开关频率不会过低，避免音频噪声。这种控制方式无需外部环路补偿，动态响应极快，输出电压无过冲。

电流检测与逐周期限流

芯片内部集成电流采样电路，无需外部采样电阻。当 MOSFET 电流超过内部限流点（典型 350mA）时，立即关断 MOSFET 直至下一个周期。内置 300ns 前沿消隐时间，防止开通尖峰误触发。

输入欠压与过压保护

启动前通过漏极引脚检测母线电压：若低于 Brown-in 阈值 85V 则芯片不启动，避免低压过应力。芯片启动后，在 MOSFET 关断期间检测漏极电压实现输入过压保护：当漏极电压超过 600V 且持续 1μs 时，触发保护停止开关，待电压回落至 450V 以下并稳定 30μs 后自动重启。该功能无需外部电阻，有效保护 MOSFET 免受过压击穿。

输出过压保护（VCC 引脚检测）

通过辅助绕组供电端串联稳压二极管到 VCC 引脚实现输出过压保护。正常工作时 VCC 被内部分流电路钳位在 6.3V，当输出电压过高导致辅助绕组电压升高，经稳压管流入 VCC 的电流超过阈值 6.9mA 时，芯片触发保护，停止开关并进入自动重启。

7. 基于 CXAC85300D 的 12V/0.7A 辅助电源设计实例

目标规格：全电压输入 85-265VAC，输出 12V/0.7A（8.4W），开放式辅助电源应用。设计步骤简述：

• 输入电容： 全电压输入取 2-3μF/W，选用 15μF/400V 电解电容。
• 反射电压 VOR： 选取 90V，匝比 N = VOR / (VOUT+VD) = 90 / (12+0.5) ≈ 7.2，取 N=7。
• 最低母线电压 VDC_MIN： 按公式估算约为 80V，最大占空比 D = VOR/(VDC_MIN+VOR) ≈ 0.53。
• 初级峰值电流： 芯片内部限流典型 350mA，取 ILIMIT_MAX=0.35A。
• 初级电感量： 按 DCM 设计，LP = 2*Po/(ILIMIT_MAX²*fs*η) = 2*8.4/(0.35²*132k*0.85) ≈ 980μH，取 1.0mH。
• 变压器匝数： 选用 EE13 磁芯（Ae=0.13cm²），BMAX=0.28T，NP = LP*ILIMIT_MAX/(BMAX*Ae) = 1000e-6*0.35/(0.28*0.13e-4) ≈ 96 匝，NS = NP/N ≈ 14 匝，辅助绕组取 16 匝。
• 钳位电路： RCD 吸收，VCLAMP 取 2*VOR=180V，漏感按 5% 估算，计算得 R1≈150kΩ，C1≈4.7nF。
• 输出电容： 根据纹波要求，采用 330μF/25V 低 ESR 电解电容。

8. PCB Layout 专业建议（SOP-7 / DIP-7 优化）

• VCC 电容： 必须紧靠 VCC 和 GND 引脚，建议使用 0.1μF~1μF X7R 陶瓷电容，走线尽量短。
• 地线布局： 芯片的 GND（源极）同时作为功率地和信号地。为了散热，需将 GND 引脚大面积铺铜，并连接至母线电容负端。辅助绕组地、光耦地应分别单独接到母线电容负端，避免大电流地环路干扰 FB 信号。
• FB 信号线： 连接光耦集电极的走线应短且远离变压器、DRAIN 高频节点。光耦发射极直接连到芯片 GND，不可共用长地线。
• 高频功率环路： 母线电容正 → 变压器初级 → DRAIN → 内部 MOSFET → GND → 母线电容负的环路面积必须尽可能小，以降低辐射 EMI。
• 散热设计： SOP-7 封装底部无裸露焊盘，热量主要通过 GND 引脚和 PCB 铜箔散发，应在 GND 引脚处加大顶层和底层铜皮面积并打多个过孔。DIP-7 封装允许在 GND 引脚铺更大面积铜皮，对于 10W 以上应用建议使用 DIP-7 或铝基板。
• 漏极铺铜： 由于 MOSFET 漏极存在很高的 dv/dt，不宜大面积铺铜，以防止容性耦合产生 EMI 问题。
• Y 电容与 ESD： Y 电容置于初级输入电容正端和次级地之间，使高频共模浪涌电流远离芯片。ESD 放电针直接跨接初级大电容正和次级地，远离控制回路。