核心优势： 3A 输出电流 | 2.7V-6V 宽输入 | 1MHz 开关频率 | CMCOT 控制 | 无需外部补偿 | 100mΩ/70mΩ 低 RDS(ON) | 逐周期过流保护 | 打嗝/锁存 UVP 可选 | 输出 OVP 保护 | 内部软启动 1.2ms | PGOOD 指示 | WDFN-8L 2x2 封装 | 无铅/RoHS 合规。

 

1. 主要特点与技术亮点

• CMCOT 控制架构：电流模式恒定导通时间控制，提供快速瞬态响应，内置补偿，简化外部电路设计，支持低 ESR 陶瓷输出电容。
• 集成低 RDS(ON) MOSFET：高侧 100mΩ、低侧 70mΩ，无需外部肖特基二极管，提升转换效率。
• 0.6V 参考电压：精度 ±1%（25°C），支持低输出电压应用（0.6V 至 3.4V）。
• 逐周期过流保护：检测低侧 MOSFET 谷值电感电流，限流典型值 3.7A，有效防止输出短路和过载。
• 内部软启动：1.2ms 软启动时间，有效抑制启动浪涌电流。
• 输出欠压保护（UVP）：当反馈电压低于 0.2V 时触发，可选打嗝模式（自动恢复）或锁存模式（需复位），适应不同系统需求。
• 输出过压保护（OVP）：当输出电压超过设定值 120% 时触发锁存模式，有效保护负载。
• 电源良好指示（PGOOD）：开漏输出，实时监测输出电压状态。
• 最大占空比 70%：支持在输入输出电压接近时稳定工作，最小关断时间 180ns。
• 超小 WDFN 封装：WDFN-8L 2x2 封装，热阻仅 45.5°C/W，散热性能优异。

2. 极限参数与电气特性（设计参考）

符号	参数	最小值	最大值	单位
VIN	电源输入电压	-0.3	6.5	V
SW	开关节点电压（DC）	-0.3	6.5	V
SW (<10ns)	开关节点瞬态电压	-4.5	9	V
其他引脚	逻辑/控制引脚	-0.3	6.5	V
PD	功耗 (TA=25°C)	—	2.19	W
TJ	结温范围	-40	150	°C
TSTG	存储温度	-65	150	°C
ESD (HBM)	人体模型	—	2	kV

参数	最小值	最大值	单位
VIN 输入电压	2.7	6	V
VOUT 输出电压	0.6	3.4	V
TJ 结温范围	-40	125	°C
TA 环境温度	-40	85	°C

参数	条件	典型值	单位
VIN 工作电压范围	—	2.7 – 6	V
VOUT 调节范围	—	0.6 – 3.4	V
开关频率	—	1	MHz
输出电流能力	—	3	A
反馈参考电压	—	0.6	V
反馈电压精度（25°C）	—	±1	%
高侧导通电阻	—	100	mΩ
低侧导通电阻	—	70	mΩ
静态电流 (IQ)	非开关，VFB=0.63V	300	μA
关断电流 (ISHDN)	EN=0V	≤1	μA
谷值电流限值	—	3.7	A
软启动时间	—	1.2	ms
最小关断时间	—	120	ns
最大占空比	—	70	%
UVLO 上升阈值	—	2.25	V
UVLO 迟滞	—	250	mV
EN 逻辑高阈值	—	0.85	V
EN 逻辑低阈值	—	0.75	V
过温保护阈值	—	150	°C
过温保护迟滞	—	20	°C
PGOOD 上升阈值	VFB 上升	95	%VREF
OVP 上升阈值	—	120	%

3. 引脚功能说明

CXSD61144B 采用 WDFN-8L 2x2 封装，共 8 个引脚，底部带有散热焊盘（Exposed Pad）。该封装在超小尺寸内集成了完整的 3A 降压转换器，热阻仅 45.5°C/W。

引脚号	引脚名称	功能描述
1	FB	反馈电压输入，连接外部反馈电阻分压器中点以设置输出电压。
2	PG	电源良好指示，开漏输出，需外接上拉电阻至 VIN。FB 电压高于 0.54V 时输出高阻抗，否则拉低。
3	VIN	电源输入，输入电压范围 2.7V~6V，需用大容量电容去耦。
4	PGND	功率地，需焊接到大面积 PCB 铜区以增强散热。
5	NC	无内部连接，可悬空。
6	SW	开关节点，连接外部电感。
7	EN	使能控制输入，高电平使能，低电平关断。
8	SGND	信号地，为控制电路和内部参考提供地回路。
Exposed Pad	PGND	接地焊盘，必须焊接到 PCB 地平面以散热和降低噪声。

4. 典型应用电路

CXSD61144B 典型应用电路如下图所示，外部仅需输入电容、输出电容、电感和反馈电阻分压器即可构成完整的 3A 同步降压电源方案。建议输入电容 ≥ 22μF（X5R/X7R），输出电容推荐两个 22μF 并联（44μF），电感值推荐 1.5μH。可选配前馈电容 CFF 进行性能微调。

输出电压通过反馈电阻分压器设置，RFB1 和 RFB2 推荐取值如下表所示（VREF=0.6V）：

VOUT (V)	RFB1 (kΩ)	RFB2 (kΩ)	CIN (μF)	L (μH)	COUT (μF)
3.3	90	20	22	1.5	22 × 2
1.8	100	50	22	1.5	22 × 2
1.5	100	66.6	22	1.5	22 × 2
1.2	100	100	22	1.5	22 × 2
1.05	100	133	22	1.5	22 × 2
1.0	100	148	22	1.5	22 × 2

5. 引脚封装图

CXSD61144B 采用 WDFN-8L 2x2 超小型封装，高度低，适合薄型化设计。底部散热焊盘有效改善热性能，θJA 典型值为 45.5°C/W，支持 3A 连续输出。

6. 工作原理与设计指导

6.1 CMCOT 控制架构

CXSD61144B 采用 电流模式恒定导通时间（CMCOT） 控制架构，提供快速瞬态响应，内置补偿，无需外部补偿网络。在正常工作中，当比较器置位时高侧 P-MOSFET 导通，当 Ton 比较器复位时高侧 MOSFET 关断。低侧 MOSFET 峰值电流通过内部 RSENSE 检测。误差放大器 EA 通过比较来自输出电压的反馈信号（VFB）与内部 0.6V 参考电压来调整 COMP 电压。当负载电流增加时，反馈电压相对参考电压下降，COMP 电压升高以允许更高的电感电流匹配负载电流，确保输出电压稳定。

6.2 软启动（SS）

芯片内置 1.2ms 软启动，有效抑制启动浪涌电流。内部电流源为内部电容充电产生软启动斜坡电压，VFB 电压在软启动期间跟踪内部斜坡电压，输出电压平滑上升至目标调节值。

6.3 过流保护（OCP）

芯片提供 低侧 MOSFET 谷值电感电流检测 的过流保护。当感测的谷值电感电流超过电流限值阈值（典型 3.7A）时，OCP 被触发。芯片保持过流阈值电平直到过流条件移除。如果过流持续，输出电压下降并可能触发 UVP。

6.4 输出欠压保护（UVP）

当反馈电压 VFB 低于阈值电压 0.2V 时，UV 比较器输出高电平，开关控制器关断高侧 MOSFET，进入 欠压保护 模式。CXSD61144B 提供两种 UVP 行为选项：打嗝模式（自动尝试恢复）和 锁存模式（需通过 EN 或 VIN 复位），适应不同系统需求。

6.5 输出过压保护（OVP）

CXSD61144B 具备 输出过压保护 功能，当输出电压超过设定值 120% 时触发，IC 进入锁存模式，有效保护负载免受电压尖峰损害。

6.6 电源良好指示（PGOOD）

PGOOD 为开漏输出，需外接上拉电阻至 VIN。当 FB 电压高于 0.54V（参考电压的 90%）且软启动完成后，PGOOD 为高阻抗；否则拉低。EN 使能后 PGOOD 延迟约 2ms 释放。

6.7 过温保护（OTP）

芯片包含 过温保护电路，当结温超过 150°C 时停止开关，待温度下降 20°C 后重新启动。

6.8 最大占空比

CXSD61144B 的最大占空比约为 70%（最小值），由最小关断时间（180ns）、死区时间（60ns）和开关频率（1.2MHz）共同决定：

在输入输出电压接近时，芯片以高占空比工作，一旦超过最大占空比，输出将开始下降。

7. 应用信息

7.1 电感选择

电感选择需权衡尺寸、成本、效率和瞬态响应。推荐峰峰值纹波电流（LIR）为负载电流的 20%~50%。电感值计算公式：

以 1.2V 输出、3.6V 输入、3A 负载、LIR=0.3 为例：

电感峰值电流：

建议电感饱和电流额定值 ≥ 芯片电流限值（典型 3.7A），以确保瞬态条件下安全。

7.2 输入电容选择

推荐使用 X5R/X7R 陶瓷电容，容值 ≥ 22μF，耐压 1.5 倍以上。输入电容 RMS 电流：

输入电压纹波：

建议在 VIN 和 PGND 引脚附近放置 ≥ 22μF MLCC 电容。

7.3 输出电容选择

输出纹波电压：

负载瞬态时的电压跌落主要由 ESR 引起：

推荐使用低 ESR 的陶瓷电容（如 X5R/X7R），容值建议 44μF（两个 22μF 并联）。

7.4 输出电压设置

通过外部反馈电阻分压器设置输出电压：

建议 R2 在 10kΩ~100kΩ 之间，使用 ±1% 精度电阻。

8. PCB 布局建议

• 高电流路径最短化：输入电容 → 高侧 FET → 电感 → 输出电容 的路径应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：VIN 旁路电容应紧靠 VIN 和 PGND 引脚放置，与 IC 在同一层。建议使用 ≥ 22μF (1206) 陶瓷电容。
• SW 节点：高频电压摆幅节点，应保持最小面积，减少 EMI 辐射。反馈网络等模拟元件应远离 SW 节点。
• 反馈网络：反馈电阻分压器应放置在输出电容之后，靠近 FB 引脚。FB 引脚走线应短而直，避免与 SW 节点平行。
• 地线处理：SGND 和 PGND 应分开走线，在 Exposed Pad 处单点连接。PGND 应直接连接到低阻抗地平面，通过宽走线或过孔连接到内层地平面。
• 散热设计：WDFN-8L 封装底部有散热焊盘，建议在焊盘下方设计多个导热过孔连接至内层地平面，增加铜箔面积以改善散热。θJA 典型值为 45.5°C/W（四层 PCB），热性能优异。

9. 订购信息与技术支持

CXSD61144B 采用 WDFN-8L 2x2 封装，无铅、RoHS 合规，兼容 SnPb 或无铅焊接工艺。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计（原理图、BOM、PCB 布局）及 FAE 现场支持。