CXTP65195A DDR终端稳压器
3A源/吸电流 | 支持DDRIII/LPDDRIII/DDRIV VTT | 集成REFOUT | WDFN-10L 3x3

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXTP65195A | 封装：WDFN-10L 3x3

嘉泰姆电子（JTM-IC）推出的 CXTP65195A 是一款源/吸电流跟踪终端稳压器，专为低成本和少外部元件数的系统设计，如笔记本电脑、台式机、服务器等。该器件具有高速运算放大器，可提供快速负载瞬态响应，仅需 30μF 陶瓷输出电容 即可稳定工作。CXTP65195A 支持 远程检测（SENSE） 功能，满足 DDRIII、低功耗 DDRIII 及 DDRIV VTT 总线终端的所有 JEDEC 规范要求，输出电流能力高达 3A。器件集成 开漏 PG 指示 和 EN 使能控制（可用于 DDR S3 睡眠状态时放电 VTT），内置 REFOUT 缓冲器（±10mA）、软启动、UVLO、过流保护（OCP） 和 过温保护（OTP）。采用 WDFN-10L 3x3 高效散热封装，适用于笔记本电脑、服务器、电信/数据通信、液晶电视、机顶盒等 DDR 内存供电应用。

1. 产品概述与市场定位

在笔记本电脑、服务器、台式机以及通信设备中，DDR 内存总线终端（VTT）需要 精确跟踪 VREF（通常为 VDDQ 的一半），并提供 双向源/吸电流 以维持总线信号完整性。CXTP65195A 作为一款线性跟踪终端稳压器，可提供高达 3A 的连续源/吸电流，输出电压精确跟踪 REFIN 引脚电压，VTT 输出失调电压典型值小于 ±25mV。器件支持 1.1V 至 3.5V 的 VIN 输入（直接来自内存 VDDQ），以及 2.9V 至 5.5V 的 VCNTL 控制电源（通常为 3.3V 或 5V 系统电源）。内置 REFOUT 缓冲器 可提供 ±10mA 的参考输出，简化系统设计。CXTP65195A 是 DDR 内存供电的完整解决方案，适用于 DDRIII、低功耗 DDR3 和 DDR4 应用。

2. 主要特点与技术亮点

• 3A 源/吸电流能力：内部集成高侧和低侧 N-MOSFET，可连续提供 3A 的源电流和吸电流，满足 DDR VTT 总线的大电流需求。
• 精确跟踪输出：输出电压 VOUT 精确跟踪 REFIN 电压，典型失调电压 ±25mV（IOUT < ±2A），确保总线终端电压精度。
• 宽输入电压范围：VIN 支持 1.1V~3.5V，可直接连接 DDR 内存 VDDQ；VCNTL 支持 2.9V~5.5V，可接 3.3V 或 5V 电源轨。
• 支持陶瓷电容：仅需 30μF 陶瓷输出电容（推荐 3 × 10μF）即可稳定工作，节省 BOM 成本和 PCB 面积。
• 集成 REFOUT 缓冲器：提供与 REFIN 等电压的参考输出，具备 ±10mA 源/吸电流能力，可用于系统其它参考电压需求。
• PG 指示：开漏输出，当 VOUT 在 PG 窗口内且经过延迟后，PG 为高阻，可用于系统上电时序监控。
• 过流保护与折返：在输出短路或过载时限制电流，当 VOUT 超出 PG 窗口时，电流限制折返至一半，提供非锁定保护。
• 热关断保护：结温超过 160°C 时关断，降温至 120°C 后自动恢复，保护器件免受过热损坏。
• 小型封装：WDFN-10L 3x3 封装，底部散热焊盘，适合高密度 PCB 布局。

3. 引脚配置与功能描述

4. 电气特性（设计参考）

5. 典型应用电路

CXTP65195A 典型应用包括 VIN 输入（1.1V~3.5V）、VCNTL 控制电源（2.9V~5.5V）、输出电容（3×10μF 陶瓷）、SENSE 远程检测、REFOUT 旁路电容、EN 使能控制、PG 上拉等。适用于 DDR VTT 总线终端供电。

图2. CXTP65195A 典型应用电路（DDR VTT 供电）

6. 工作原理与设计指导

6.1 基本工作原理

CXTP65195A 是一款线性源/吸跟踪终端稳压器。内部集成高侧 N-MOSFET（用于源电流）和低侧 N-MOSFET（用于吸电流）。所有控制电路由 VCNTL 供电。误差放大器 OP 调节功率 MOSFET 的栅极驱动电压，使 SENSE 电压精确跟踪 REFIN 电压。源电流和吸电流均通过内部检测电阻监测，过载时 OCP 限制电流，当 VOUT 超出 PG 窗口时电流折返至一半。

6.2 REFOUT 缓冲器

REFOUT 输出等于 VREFIN 电压，可提供 ±10mA 的源/吸电流，用于系统其它参考电压需求。需在 REFOUT 引脚外接 0.1μF 陶瓷电容至 GND。

6.3 PG 指示

当 SENSE 电压处于 PG 窗口内（相对于 REFOUT 的 ±20%）并持续 2ms 延迟后，PG 引脚变为高阻（需外接上拉电阻至 VCNTL）。若 SENSE 超出窗口，PG 在 10μs 内拉低。

6.4 使能与关断

EN 高电平（>1.7V）使能，低电平（<0.3V）关断。关断时 VOUT 通过内部放电电阻（典型 18Ω）泄放至 GND，REFOUT 保持有效（若 REFIN > 0.4V）。DDR VTT 应用中 EN 可连接 SLP_S3 信号。

6.5 过流与热保护

过流时限制电流，折返至一半保护器件；热关断在结温超过 160°C 时关断，降温 15°C 后恢复。

7. 应用信息与设计指导

7.1 电容选择

• VIN 输入电容：建议 2×10μF 陶瓷，靠近 VIN 引脚，距 IC < 0.5 英寸。
• VOUT 输出电容：总容值 ≥30μF（推荐 3 × 10μF 陶瓷），低 ESR 陶瓷电容可改善瞬态响应和稳定性。
• VCNTL 电容：4.7μF 陶瓷靠近 VCNTL 引脚。
• REFOUT 电容：0.1μF 陶瓷。

7.2 远程检测（SENSE）

SENSE 引脚应连接至输出电容正端或负载端，以补偿 PCB 走线阻抗引起的压降，确保负载端电压精确跟踪 REFIN。

7.3 参考电压（REFIN）

REFIN 可由外部精确电压源提供，或由 VIN 通过电阻分压得到。建议在 REFIN 引脚和 VIN 之间采用开尔文连接，避免大电流走线压降影响参考精度。

7.4 热设计

最大功耗 P_D(MAX) = (125°C - T_A) / θ_JA，WDFN-10L θ_JA=30.5°C/W，TA=25°C 时 PD=3.27W。实际功耗取决于 VOUT 与 VIN 差值及输出电流，注意散热焊盘焊接至大面积 PGND 平面。

7.5 PCB 布局建议

• 输入输出电容尽量靠近 IC 引脚，走线短而宽，减少寄生阻抗。
• PGND 与 GND 分隔，单点连接，PGND 铺铜面积尽可能大，多过孔散热。
• SENSE 走线独立引出，远离功率走线，避免噪声耦合。
• VCNTL 旁路电容靠近 VCNTL 引脚。
• REFOUT 走线应避免噪声干扰。

8. 订购信息与技术支持

CXTP65195A 采用 WDFN-10L 3x3 封装，无铅、RoHS 合规，结温范围 -40°C~125°C。嘉泰姆电子提供工程样品、评估板、参考设计及 FAE 技术支持，助力客户快速完成 DDR 内存 VTT 电源设计。